| 主权项 |
1.一种形成一自行对准接触窗之方法,至少包括:提供一半导体基底,至少有两个导体结构成形其上;以两相邻之该导体结构为遮罩,形成一第一离子植入区于该半导体基底内;沈积一第一绝缘层于该半导体基底上;沈积一第二绝缘层于该第一绝缘层上;蚀刻部分该第二绝缘层,以于该两相邻导体间以自行对准的方式形成一预备窗;经由该预备窗,形成一第二离子植入区于该半导体基底内;沈积一第三绝缘层,均匀覆盖该预备窗以形成一接触窗;经由该接触窗,形成一第三离子植入区于该半导体基底内;并且于该接触窗内,填入一导电插塞。2.如申请专利范围第1项之方法,其中上述之导体结构包含多晶结构。3.如申请专利范围第1项之方法,其中上述之第一绝缘层包含氮化矽。4.如申请专利范围第1项之方法,其中上述之第二绝缘层包含氧化物。5.如申请专利范围第1项之方法,其中上述之第三绝缘层包含介电衬层(dielectric liner)。6.如申请专利范围第5项之方法,其中上述之介电衬层于0.17微米动态随机存取记忆体晶胞上之沈积厚度约为200埃。7.如申请专利范围第5项之方法,其中上述之介电衬层包含氮化矽介电衬层。8.如申请专利范围第1项之方法,其中上述之第三绝缘层系以低压化学气相沈积法沈积而成。9.一种形成一自行对准接触窗之方法,至少包括:提供一半导体基底,至少有两个导体结构成形其上;以两相邻之该导体结构为遮罩,形成一第一离子植入区于该半导体基底内;沈积一氮化层于该半导体基底上;沈积一氧化层于该氮化层上;蚀刻部分该氧化层,以于该两相邻导体间以自行对准的方式形成一预备窗;经由该预备窗,形成一第二离子植入区于该半导体基底内;沈积一氮化矽衬层,均匀覆盖该预备窗以形成一接触窗;以及经由该接触窗,形成一第三离子植入区于该半导体基底内。10.如申请专利范围第9项之方法,其中上述之导体结构包含多晶结构。11.如申请专利范围第9项之方法,其中上述之氮化矽衬层于0.17微米动态随机存取记忆体晶胞上之沈积厚度约为200埃。12.如申请专利范围第9项之方法,其中上述之氮化矽衬层系以低压化学气相沈积法沈积而成。13.一种形成一自行对准接触窗之方法,至少包括:提供一半导体基底,至少有两个导体结构成形其上,其中每个该导体结构的侧边至少具有一间隙壁;沈积一绝缘层于该半导体基底上;蚀刻部分该绝缘层,以于该两相邻导体间以自行对准的方式形成一接触窗;以及沈积一介电衬层,均匀覆盖该接触窗。14.如申请专利范围第13项之方法,进一步包含于该介电衬层成形后,对该半导体基底执行离子植入。15.如申请专利范围第13项之方法,其中上述之导体结构包含多晶结构。16.如申请专利范围第13项之方法,其中上述之间隙壁包含氮化矽。17.如申请专利范围第13项之方法,其中上述之绝缘层包含氧化物。18.如申请专利范围第13项之方法,其中上述之介电衬层包含氮化矽。图式简单说明:第一图A至第一图C依序显示传统自行对准接触(self-aligned contact, SAC)制程之主要步骤剖面。第二图A至第二图E依序显示根据本发明一实施例之自行对准接触(SAC)制程之主要步骤剖面。第三图A至第三图E依序显示根据本发明另一实施例之自行对准接触(SAC)制程之主要步骤剖面。 |
