发明名称 | 采用不接触技术减小单元面积的非易失半导体存储器 | ||
摘要 | 为了在一种不接触类型非易失存储单器获得存储单元面积的有效减小,主位线在列方向上以之字形延伸以致于在存储单元模块的两个相邻列中交替地连接隐埋局部位线。这就允许主位线的数量是一半,因此减小主位线的间隔结果减小存储单元面积。 | ||
申请公布号 | CN1230028A | 申请公布日期 | 1999.09.29 |
申请号 | CN99103331.0 | 申请日期 | 1999.03.16 |
申请人 | 日本电气株式会社 | 发明人 | 中川健一郎;菅原宽 |
分类号 | H01L27/115;H01L27/112;G11C16/00 | 主分类号 | H01L27/115 |
代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 朱进桂 |
主权项 | 1.一种不接触非易失存储器件,其特征在于包括:多个存储单元模块列,每列存储单元模块包括两列存储单元,每列存储单元的存储单元通过一条隐埋局部位线和一条隐埋局部源极线内部连接;以及多个主位线在列方向上以之字形延伸以致于在存储单元模块的两个相邻列中交替地连接隐埋局部位线。 | ||
地址 | 日本国东京都 |