发明名称 | 半导体集成电路 | ||
摘要 | 在有多个实现预定功能的集成电路块的半导体集成电路中,高效率地进行集成电路块的全部功能动作测试,并且可抑制常规模式时和测试模式时的电路运作速度的下降。在集成电路块的第一输出端和集成电路块的第一输入端之间仅插入用于信号选择的多路转换器,在集成电路块的第二输出端和集成电路块的第二输入端之间仅插入多路转换器,所以可以降低信号延迟。此外,在触发电路之间仅插入多路转换器,因而可以减少信号延迟。 | ||
申请公布号 | CN1229925A | 申请公布日期 | 1999.09.29 |
申请号 | CN99100022.6 | 申请日期 | 1999.01.05 |
申请人 | 日本电气株式会社 | 发明人 | 工藤和也 |
分类号 | G01R31/28;G06F11/22 | 主分类号 | G01R31/28 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;余朦 |
主权项 | 1.一种半导体集成电路,配有测试用附加装置,该测试用附加装置将构成输入电路的第一集成电路块、由预定功能块构成的第二集成电路块和构成输出电路的第三集成电路块相关连接,用于进行所述第二集成电路块的功能动作测试,其特征在于,仅在所述第二集成电路块的输入侧插入所述测试用附加装置,所述第二和所述第三集成电路块间仅用布线直接连接。 | ||
地址 | 日本东京 |