| 摘要 |
将上拉电晶体和／或下拉电晶体电连接至MTCMOS逻辑闸之输出终端。当电路进入睡眠模式时(譬如高电压临限值头开关与／或足开关被撤销确立时)，使用上拉电晶体将逻辑闸输出终端之电压上拉至一已知之非浮动电压位准，以避免被所连接之不含有足开关及头开关之电路拉出交叉电流。同样地，当下拉电晶体电连接至MTCMOS逻辑闸之输出终端且电路处于睡眠模式时，逻辑闸输出终端之电位被下拉至“接地”或其他之参考电压位准。由于在逻辑闸之输出终端增加了上拉或下拉电晶体，故逻辑闸之输出被拉至一已知之非浮动电压位准，从而防止已电连接至逻辑闸之输出终端之组件从逻辑闸中拉出交叉电流。 |
