| 摘要 |
<p>복수의 비트라인 (BL, BL, ...) 에 접속된 복수의 ROM 셀 (MC, MC, ...) 을 구비하는 메모리셀 어레이 (1), 상기 비트라인중 하나에 접속된 제 1 MOS 트랜지스터 (213, 223, ...) 를 각각 구비하는 복수의 센스증폭기, 상기 제 1 MOS 트랜지스터의 게이트에 기준전압을 인가하기 위한 기준전압 생성회로 (3), 및 상기 비트라인을 각각 선택하기 위한 복수의 비트라인 선택신호를 생성하는 비트라인 선택회로 (DECY) 로 이루어진 반도체 메모리소자에, 상기 비트라인중 하나와 접지단자 사이에 각각 접속된 복수의 제 2 MOS 트랜지스터 (412, 422, ...) 가 설치된다. 또한, 상기 제 2 MOS 트랜지스터가 상기 비트라인 선택신호의 반전신호에 의하여 제어되도록, 복수의 인버터가 상기 비트라인 선택회로 및 상기 제 2 MOS 트랜지스터 사이에 접속된다.</p> |
