发明名称 Voltage Regulator
摘要 <p>전압 레귤레이터의 기동시에 전원 전류를 감소시키기 위해서, 전압 레귤레이터의 기동시에 클램프 회로가 오류증폭기의 출력에 부가되어, 기동시에 출력 트랜지스터의 온-저항값이 너무 작아지는 것을 방지하고, 그리하여 전압 레귤레이터의 기동시에 전압 레귤레이터의 전원 공급전류가 작아지는 것을 억제한다.</p>
申请公布号 KR19990072377(A) 申请公布日期 1999.09.27
申请号 KR19990003394 申请日期 1999.02.02
申请人 null, null 发明人 스도미노루
分类号 G05F1/56;G05F1/565 主分类号 G05F1/56
代理机构 代理人
主权项
地址