| 摘要 |
<p>이중 대역 장치용 증폭기(104)는 입력(103)과 출력(105) 간에 결합된 다중 증폭기 단(amplifier stages)을 포함한다. 이러한 증폭기 단은 제1 증폭기(206)를 갖는 제1 증폭기 단(200), 제2 증폭기를 갖는 제2 증폭기 단(202), 및 제3 증폭기(210)를 갖는 제3 증폭기 단(204)을 포함한다. 상기 제1 증폭기 단의 제1 바이패스(218)는 제1 주파수 대역의 신호들에 대해 바이패스를 제공한다. 제2 바이패스(250)는 제3 증폭기 단에 제공되어, 제2 주파수 대역의 신호에 제3 증폭기를 바이패스하는 신호 경로를 제공한다. 제1 및 제2 주파수 대역의 신호들은 제2 증폭기에 의해 증폭된다.</p> |
