| 摘要 |
<p>본 발명은 무순서 인스트럭션 발행이 가능한 프로세서의 인스트럭션 버퍼(instruction buffer)에 인스트럭션을 로드(load)하기 위한 방법 및 장치에 관한 것이다. 무순서 인스트럭션 발행이 가능한 프로세서는 다중 캐시 라인(cache line)을 구비하는 인스트럭션 캐시(instruction cache)를 포함한다. 인스트럭션 캐시는 멀티플렉서를 통해 인스트럭션 버퍼와 연결된다. 인스트럭션 버퍼는 다수의 슬롯(slot)을 포함하며, 이들 슬롯은 멀티플렉서의 감독(supervision) 하에 인스트럭션 캐시의 인스트럭션으로 순차적으로 채워진다. 페치 어드레스(fetch address)는 제1 인스트럭션이 상주하는 슬롯을 지정한다. 인스트럭션 버퍼의 제1 슬롯에 제1 인스트럭션이 상주하지 않는 경우, 인스트럭션 버퍼 내의 임의의 빈 슬롯은 인스트럭션 캐시의 후속 캐시 라인의 인스트럭션으로 채워진다.</p> |
