发明名称 提升接触孔侧壁对于预清洗蚀刻剂之蚀刻选择性之方法
摘要 本发明提供一种在积体电路之第一金属层与矽基材间形成一接触之方法。在一具体实施例中,该方法至少包含在该矽基材上形成一前金属介电层、蚀刻一接触孔通过该前金属介电层及随后形成一薄矽氮化物层于该接触孔的外表面上。该矽氮化物层可减低在一预清洗制程中由该接触孔内移除产生之氧化物时的过度蚀刻。在预清洗制程后,该接触孔随后填以一或多数之导电材料。在各种具体实施例中,该矽氮化物层之形成系藉由曝露该接触孔于一氮气电浆中、使用化学气相沉积制程沉积该层以及使用一原子层沉积制程沉积该层。在其他具体实施例中,该方法可用于形成贯穿中间金属介电层之通道。
申请公布号 TWI269385 申请公布日期 2006.12.21
申请号 TW091137755 申请日期 2002.12.27
申请人 应用材料股份有限公司 发明人 袁正;史帝夫葛汉纳耶;瑞希尔P. S. 萨库
分类号 H01L21/3213(2006.01) 主分类号 H01L21/3213(2006.01)
代理机构 代理人 蔡坤财 台北市中山区松江路148号11楼
主权项 1.一种用于在一积体电路之第一金属层与一矽基材间形成一接触之方法,该方法至少包含:形成一前金属介电层于该矽基材上;蚀刻一接触孔通过该前金属介电层,该接触孔具有一由该接触孔一顶部延伸至一底部之内表面;形成一含氮层于该内表面上;移除于该矽介面处之该接触孔内产生之残余物及/或氧化物;及以一或多数之导电材料填充该接触孔。2.如申请专利范围第1项所述之方法,其中该含氮层系藉由曝露该接触孔至一含氮电浆而形成。3.如申请专利范围第1项所述之方法,其中该含氮层系藉由沉积一矽氮化物层于该内表面而形成。4.如申请专利范围第3项所述之方法,其中该矽氮化物层之沉积系藉由一原子层沉积制程。5.如申请专利范围第3项所述之方法,其中该矽氮化物层之沉积系藉由一化学气相沉积制程。6.如申请专利范围第1项所述之方法,其中该前金属介电层系一矽酸玻璃层掺杂硼与磷。7.如申请专利范围第1项所述之方法,其中该移除步骤至少包含曝露该接触孔于一湿式蚀刻剂中。8.如申请专利范围第1项所述之方法,其中该移除步骤至少包含曝露该接触孔于由一蚀刻剂气体形成的一电浆中。9.一种处理一基材上具有蚀穿一前金属介电层以达到该基材上表面接触孔的方法,该方法至少包含:形成一含氮层在该接触孔的一内表面上;及随后曝露该接触孔于一蚀刻剂以移除该接触孔内该基材之该上表面处产生之残余物及/或氧化物;其中该蚀刻剂对该含氮层比对该产生残余物及/或氧化物具有一较高蚀刻选择性。10.如申请专利范围第9项所述之方法,其中该含氮层系藉由曝露该接触孔至一含氮电浆而形成。11.如申请专利范围第10项所述之方法,其中该接触孔系曝露于该含氮电浆约20秒至5分钟间。12.如申请专利范围第10项所述之方法,其中该接触孔系曝露于该含氮电浆约30秒至2分钟间。13.如申请专利范围第9项所述之方法,其中该含氮层系藉由沉积一矽氮化物层于该内表面上而形成。14.如申请专利范围第13项所述之方法,其中该矽氮化物层之沉积系藉由一原子层沉积制程。15.如申请专利范围第13项所述之方法,其中该矽氮化物层之沉积系藉由一化学气相沉积制程。16.如申请专利范围第9项所述之方法,其中该前金属层系一BPSG或PSG层。17.一种使一具有蚀穿该层的一接触或通孔之介电层部份增加对一接触预清洗蚀刻剂之该蚀刻选择性的方法,该方法至少包含在曝露该接触孔于该预清洗蚀刻剂前,藉由曝露该孔至一含氮电浆中以氮化该接触孔的一内部侧壁表面。18.如申请专利范围第17项所述之方法,其中该预清洗蚀刻剂系由氢气、氨气或一含卤素气体形成的一电浆所产生。19.如申请专利范围第17项所述之方法,其中该介电层系一前金属介电层而该接触孔系经蚀穿该层以达到一矽基材上表面的一接触孔。20.一种形成一接触于一积体电路之一第一金属层与一矽基材间之方法,该方法至少包含:形成一前金属介电层于该矽基材上;蚀刻一接触孔通过该前金属介电层,该接触孔具有由该接触孔一顶部延伸至一底部的一内表面;氮化该接触孔之该内表面,系藉由曝露该接触孔至一含氮电浆中;随后曝露该接触孔于一蚀刻剂中以移除该接触孔内产生之残余物及/或氧化物;及以一或多数之导电材料填充该接触孔。21.如申请专利范围第20项所述之方法,其中该接触孔系曝露于该含氮电浆约20秒至5分钟间。22.如申请专利范围第20项所述之方法,其中该接触孔系曝露于该含氮电浆约30秒至2分钟间。23.如申请专利范围第21项所述之方法,其中该含氮电浆系由氮分子组成。24.如申请专利范围第21项所述之方法,其中该前金属介电层系一矽酸玻璃层掺杂硼与磷。图式简单说明:第1A图系依据先前技艺的一接触结构之部份上视图。第1B图系第1A图中该接触结构之剖面图。第1C图系第1A图中所示区域38之放大图。第2图系依据本发明一具体实施例之示范步骤流程图。第3A至3E图系依据第2图制程的一半导体基材之剖面简图。第4图系第3E图中所示一部份形成之积体电路的放大上视图。第5A与5B图系依据本发明不同具体实施例的接触孔在处理后之剖面简图。
地址 美国