具有内建自测和调试特征的并行编码校验器和硬件高效高速I/O

摘要

用于检测高速输入/输出系统中的错误的方法、设备和系统。系统和设备可以包括并行编码校验器，用于通过包含数据包的数据流的数据包静态属性和动态属性来检测编码数据包中的错误。方法可以包括使用包括所述数据包的数据流的数据包静态属性和动态属性来检测无效编码数据包。用于最佳化并行编码校验器逻辑的设计的方法使用不考虑状态，和并行编码校验器电路具有减少的逻辑部件和半导体区域需求。

主权项

1、一种接收机，包括：并行转换器，设计用于将输入的串行编码数据并行转换为编码数据包；密码本，设计用于确定该数据包是否是无效的；规范逻辑，设计用于检查该数据包是否违背了用于对该数据包进行编码的编码方案的规范而无效；和数据包错误逻辑，用于在操作中，如果该编码数据包是无效的，则登记该传输错误。