用扩充的测试向量储存以扫描测试之方法及装置

摘要

一种资料处理器(12)具有用以扫描测试某些电路的内建式(built-in)电路。资料处理器产生储存一般用于资料和指令储存之一记忆体系统(22)中的测试向量(test vectors)。这些向量可远大于任何扫描链(scan chain)的大小。在测试期间，所储存之向量被自动指引(routed)到要被测试的电路(36，38)，并将输出与一种基准测试(benchmark)加以比较。由于资料处理器(12)不需暂停就得以产生附加的测试向量。因此，资料处理器(12)可用单一电路产生扫描资料，并在最小的时序或大小蕴含(implication)下压缩(compress)扫描结果。

主权项

1.一种装置,系于一积体电路中用以执行多数电路之扫描测试,该装置包括:多个被扫描测试之电路;产生资料串以供扫描测试用的第一电路;耦合到第一电路之一记忆体系统,其中:在第一操作模式中,该记忆体系统储存资料串,在第二操作模式中,该记忆体系统输出资料串的一部份,而在第三模式中,该记忆体系统储存该积体电路所用之资料或指令;以及用以串列方式接收从记忆体系统于第二模式输出之资料串的多个扫描输入闩锁器,该等扫描输入闩锁器耦合到该多个要被测试的电路。2.如申请专利范围第1项之装置,其中该记忆体系统包括:一移位暂存器,用以序列地自该第一电路接收该资料串,及于该第一模式周期地输出N位元,其中N为一整数;一计数器,用以回应于该第一模式中该资料串之接收位元之数目,而产生一第一系列之序列位址,及回应于该第二模式中该记忆体系统所输出之位元的数目,而产生一第二系列之序列位址;以及一记忆体阵列,用以于该第一模式中周期地储存该移位暂存器所输出之N位元于该第一系列之序列位址中之一,且于该第二模式中输出由该第二系列之序列位址中之一所标记的N位元,以作为该资料串之部份,以及于该第三模式中以二进位的方式标记资料或指令。3.一种操作资料处理器的方法,包括以下步骤:在第一时段期间,接收在资料处理器之算术逻辑单元中之一指令;产生回应指令之一结果;在第二时段期间,产生一测试向量;储存测试向量于记忆体阵列中;及用测试向量执行一扫描测试。图式简单说明:第一图以方块图型式图解说明:根据本发明之一实施例的一种资料处理器之内建式自我测试的一种系统;第二图以方块图型式图解说明:根据本发明之一实施例的一种资料处理器之CPU与其它模组间的控制信号及资料流;第三图以方块图型式图解说明:根据本发明之一实施例的一种资料处理器之记忆体系统的一部份;及第四图系在BIST期间由第三图之记忆体系统所使用的诸多测试信号之一时序图。