乾式显微制版方法

摘要

一全乾微制版程序，其中一氟化物层30在半导体晶圆之可处理层18上，且氟化物层30区曝露在一加罩的辐射源下使得露区及未曝露区31在氟化物层30中形成。在氟化物层上形成一氧化物层，在氟化物层30之未曝露区31上形成厚氧化物区34，且在氟化物层30的曝露区上形成薄氧化物区32。然后蚀刻氧化物层，移除氧化物层之薄区32至少留下氧化物层上厚区34之一部份，以当成图样硬罩使用。然后蚀刻来为图样硬罩所覆盖的氟化物层，以在随后的图样程序，曝露来为氧化硬罩所覆盖的可处理层18区域。随后的图样程序可为一蚀刻程序以将图样迁移到可处理层，及一掺杂程序可掺杂可处理层的曝露区，或如沉积步骤的另一程序。该全乾制版过程可在整体环境下完成，如使用集成工具，因此可改进制造循环时间且增加良率。乾光阻层可在低温下使用PECVD沉积，且其与其它所有半导体装置之制造流程相容。

主权项

1.一种制版方法,包含下列步骤:提供一含可处理层的半导体晶圆;在可处理层上沉积一卤素掺杂层;将卤素掺杂层部分曝露于辐射能量下,其中曝露区及未曝露区在卤素掺杂层中形成;在该卤素掺杂层上长成一氧化物层以在该卤素掺杂层的未曝露区形成第一氧化物区,且在该卤素掺杂层的曝露区形成第二氧化物区,其中该第二区比第一区薄;且蚀刻该氧化物层以移除该氧化物层的第二区,留下该氧化物层的第一区,其中该氧化物层的第一区产生一氧化物硬罩。2.如申请专利范围第1项之方法,其中该卤素掺杂层包含氟。3.如申请专利范围第2项之方法,其中该氟化物层更包含矽。4.如申请专利范围第3项之方法,其中该氟化物层更包含锗。5.如申请专利范围第1项之方法,其中该氧化物层包含二氧化矽。6.如申请专利范围第1项之方法,其中该辐射能量从深紫外线制版曝露工具中放射。7.如申请专利范围第1项之方法,其中该辐射能量从X射线制版曝露工具中放射。8.如申请专利范围第2项之方法,其中在该曝露步骤之后但在长成步骤之前更包含韧化该晶圆的步骤,以使氟从该卤素掺杂层的曝露区向外扩散。9.如申请专利范围第8项之方法,某中该韧化步骤的温度小于800℃。10.如申请专利范围第2项之方法,其中在该曝露步骤期间但在长成步骤之前更包含韧化该晶圆的步骤,以使氟从该卤素掺杂层的曝露区向外扩散。11.如申请专利范围第10项之方法,其中该韧化步骤的温度小于800℃。12.如申请专利范围第2项之方法,在沉积卤素掺杂层之后但曝露步骤之前更包含对该晶圆加罩的步骤。13.如申请专利范围第1项之方法,其中在该氧化物层步骤蚀刻之后包含蚀刻该卤素掺杂层的曝露区以在不为该氧化物层硬罩所覆盖的区域中曝露该可处理层的步骤。14.如申请专利范围第13项之方法,更包含在该可处理层的曝露区执行图样制造程序,其中为该氧化硬罩所覆盖的卤素掺杂层区不受该图样制造程序的影响。15.如申请专利范围第14项之方法,更包含在执行图样制造程序后移除该氧化硬罩的步骤。16.如申请专利范围第15项之方法,更包含在移除该氧化硬罩之后,移除该卤素掺杂层之未曝露区的步骤。17.如申请专利范围第14项之方法,其中该图样制造程序包含一离子植入步骤。18.如申请专利范围第14项之方法,其中该图样制造程序包含一蚀刻步骤。19.如申请专利范围第1项之方法,其中每一步骤为一乾执行步骤。20.如申请专利范围第19项之方法,其中每一步骤在整体集成工具中执行。21.一种在半导体晶圆之乾制版程序中形成光阻层的方法,包含步骤如下:在该晶圆上沉积一氟化物层。22.如申请专利范围第21项之方法,其中该氟化物层包含矽。23.如申请专利范围第22项之方法,其中该氟化物层亦包含锗。24.一种乾制版的材料包含氟化矽光阻材料。25.如申请专利范围第24项之材料,其中该氟化矽光阻材料亦含锗。图式简单说明:第一图为一典形之习知微制版步骤的流程图;第二图a-第二图e为使用习知微制版步骤时半导体装置(如绝缘闸场效电晶体或IGFET)的截面图;第三图为本发明中全乾微制版所使用的流程步骤;第四图a-第四图h为本发明中全乾微制版使用时半导体装置(如IGFET)的截面图;