| 摘要 |
<p>메모리 모듈(2)과 1개의 제어기(3)가 배열되고 이 배열을 따라 왕복하도록 2개의 클럭 배선(4A, 4B)이 설치되어 있다. 클럭 배선(4A, 4B)의 왕로(往路) 부분을 통해 제1 기본 클럭 TCLK 및 그 2배의 주기를 갖는 제2 기본 클럭 TCLK2가 메모리 모듈(2) 및 제어기(3)에 공급되고, 턴어라운드 포인트를 통과한 후의 복로(復路) 부분을 통해 전송되는 제1 및 제2 기본 클럭은 RCLK, RCLK2로서 메모리 모듈(2) 및 제어기(3)에 공급된다. 순방향 제1 및 제2 기본 클럭 TCLK, TCLK2 및 역방향 제1 및 제2 기본 클럭 RCLK, RCLK2는 메모리 모듈(2) 및 제어기(3)에 입력되고 이들 클럭에 동기하여 데이타의 입출력이 제어된다.</p> |
