| 摘要 |
<p>본 발명은 금속으로 코팅된 규소 웨이퍼위의 다수의 불연속 집적회로 칩의 상감(damascene) 금속성 회로 패턴을 평탄화시키는 방법과 장치에 관한 것이며, 여기서 웨이퍼위 칩위의 회로 소자는 한정된 높은 금속 밀도의 회로 범위와 낮은 금속 밀도의 회로 범위에 포함되도록 고안되고/되거나 칩과 웨이퍼 표면상에 실질적으로 균일한 회로 밀도를 제공하기 위해 상감 공정에서 유사(dummy) 회로 소자를 제공한다. 웨이퍼 표면상의 각 칩이 다수의 영역으로 분할되고 각 영역은 유사 금속화되어서 필요한 경우 상기 영역, 이에 따른 웨이퍼 표면위에 비교적 균일한 회로 밀도를 제공하는 것이 바람직하다. 본 발명은 또한 칩(칩 단편)으로 형성되지 않은 구역 내의 웨이퍼 주변에 유사 회로 소자를 추가하는 것이 고려된다. 본 발명은 또한 본 방법 및/또는 장치를 사용하여 제조된 반도체 웨이퍼를 제공한다.</p> |
