| 摘要 |
<p>본 발명은 금속 산화물 반도체에 사용될 수 있는 적층 스택을 제공하는 것으로서, 적층 스택은 상보형 금속 산화물 반도체(CMOS) 소자와 같은 반도체 소자에서 사용될 수 있는 게이트 스택일 수 있고, 서로 접촉하고 있는 제 1 도핑 영역과 제 2 도핑 영역을 구비한 이중 도핑층과 이 이중 도핑층 상부에 위치하여 제 1 및 제 2 도핑 영역들과 겹쳐진 장벽층을 포함하되, 장벽층이 질화된 금속 규화물을 포함하도록 할 수도 있으며, 장벽층 상부에 위치하고 보조 전도층 금속 규화물을 구비한 보조 전도층(ancillary conductive layer)을 추가로 포함할 수도 있다.</p> |
