| 主权项 |
1.一种半导体装置之静电保护结构,系与一焊垫连接,该静电保护结构包括:一基底;至少一个金氧半电晶体,形成于该基底,该电晶体具有源/汲极扩散区、一在该源/汲极扩散区间之通道区、及自该源/汲极扩散区向通道区延伸之淡掺杂源/汲极;一焊垫扩散区,形成于上述电晶体之汲极扩散区侧,用以与该焊垫及半导体装置连接;及一淡掺杂电阻,形成于该焊垫扩散区与汲极扩散区之间,用以使上述静电电压自该焊垫输入时,在该电阻处产生压降。2.如申请专利范围第1项所述之结构,其中,该半导体装置为一输出电路结构。3.如申请专利范围第1项所述之结构,其中,该焊垫为一输入/输出垫。4.如申请专利范围第1项所述之结构,其中,该基底为一P型矽基底。5.如申请专利范围第4项所述之结构,其中,该电阻为一淡掺杂N型离子扩散区。6.一种半导体装置之静电保护结构,其中,该半导体装置与一焊垫连接,该静电保护结构包括:一基底;至少一金氧半电晶体,形成于该基底,该电晶体具有源/汲极扩散区、一在该源/汲极扩散区间之通道区、及自该源/汲极扩散区向通道区延伸之淡掺杂源/汲极;一焊垫扩散区,形成于上述电晶体之汲极扩散区侧,用以与该焊垫及半导体装置连接;及一井区电阻,形成于该焊垫扩散区与汲极扩散区之间,用以使上述静电电压自该焊垫输入时,在该电阻处产生压降。7.如申请专利范围第6项所述之结构,其中,该半导体装置为一输出电路结构。8.如申请专利范围第6项所述之结构,其中,该焊垫为一输入/输出垫。9.如申请专利范围第6项所述之结构,其中,该基底为一P型矽基底。10.如申请专利范围第9项所述之结构,其中,该电阻为一N井电阻。11.一种半导体装置之静电保护电路,系与一焊垫连接,该静电保护电路包括:至少一金氧半电晶体,其源极接地,闸极则控制该电晶体导通与否;至少一淡掺杂电阻,一端连接所对应该电晶体之汲极,另一端则分别与该焊垫、半导体装置连接,用以于上述静电电压自该焊垫输入时,在该电阻处产生压降;及一寄生双载子电晶体,其基极、射极接地,集极分别与该焊垫、淡掺杂电阻、及半导体装置连接,用以传导因该静电放电产生之电流。12.如申请专利范围第11项所述之电路,其中,该半导体装置为一拉升电晶体。13.如申请专利范围第12项所述之电路,其中,该金氧半电晶体为一拉降电晶体。14.一种半导体装置之静电保护电路,系与一焊垫连接,该静电保护电路包括:至少一金氧半电晶体,其源极接地,闸极则控制该电晶体导通与否;至少一井区电阻,一端连接所对应该电晶体之汲极,另一端则分别与该焊垫、半导体装置连接,用以于上述静电电压自该焊垫输入时,在该电阻处产生压降;及一寄生双载子电晶体,其基极、射极接地,集极分别与该焊垫、淡掺杂电阻、及半导体装置连接,用以传导因该静电放电产生之电流。15.如申请专利范围第14项所述之电路,其中,该半导体装置为一拉升电晶体。16.如申请专利范围第15项所述之电路,其中,该金氧半电晶体为一拉降电晶体。图式简单说明:第一图为习知具静电保护装置之输出电路示意图;第二图为习知另一静电保护装置之半导体结构顶视图;第三图系显示一依据本发明之实施例中,具抗静电放电能力之输入、输出电路第四图系显示一依据第三图之实施例,将拉升电晶体以PMOS取代之具抗静电放电能力的输出电路;第五图系显示一依据第三图输出电路之半导体结构的部分剖面;第六图系显示一依据第五图半导体结构之顶视图;第七图A系显示一在第五图之半导体结构中,内建二极体之等效电路图;第七图B系显示一在第五图之半导体结构中,内建寄生双载子电晶体之等效电路图;及第八图系显示一依据第三图输出电路14之另一种半导体结构。 |
