| 主权项 |
1.一种将一电路结构最佳化的方法,该电路结构内含于一讲求性能之电路布线,同时将面积及功率消耗增加量减至最少,该方法包括:a)自一原始电路中选择一闸,做为一选出之闸;b)在该选出之闸周围建构一窗,做为一原始窗;c)建构一组替代结构,用于该原始窗;d)自该组替代结构中选出一个最好的,做为一新的窗;e)以该新的窗取代该原始窗,以形成一新的电路;以及f)测量该新电路的尺寸。2.申请专利范围第1项中之方法,其中步骤(f)包含:1)自该新电路选择下一个闸,做为一选出之闸;2)指定一等效反相器尺寸因数(Ainv)予该选出之闸;3)在该选出之闸中选择下一个电晶体堆叠,做为一选出之堆叠;4)指定一堆叠尺寸因数(Astack)予该选出之堆叠;5)在该选出之堆叠中选择下一个电晶体,做为一选出之电晶体;6)指定一电晶体尺寸因数(At)予该选出之电晶体;7)计算一总尺寸因数Atot=Ainv*Astack *At;8)重复子步骤(5),(6)及(7)为一第一回圈,选择一不同的电晶体,做为选出之电晶体;9)重复步骤(3),(4),(5),(6),(7)及(8)为一第二回圈,选择一不同之电晶体堆叠,做为选出之堆叠;10)重复步骤(1),(2),(3),(4),(5),(6),(7),(8)及(9)为第三回圈,选择一不同之闸做为选出之闸;以及11)按总尺寸总因数(Atot)之比例将配置面积分配予各电晶体。3.一种测量一电路结构大小之方法,其可比较一品质函数,包括:a)自该电路结构选择下一个闸,做为一选出的闸;b)指定一等效之反相器尺寸因数(Ainv)予该选出之闸;c)在该选出之闸中选择下一个电晶体堆叠,做为一选出的堆叠;d)指定一堆叠尺寸因数(Astack)予该选出之堆叠;e)在已选出之堆叠中选择下一个电晶体,做为一选出之电晶体;f)指定一电晶体尺寸因数(At)予已选出之电晶体;g)计算一总尺寸因数Atot=Ainv*Astack* At;h)重复步骤(e),(f)及(g)为第一回圈,选择一不同之电晶体做为该选出之电晶体;i)重复步骤(c),(d),(e),(f),(g)及(h)为第二回圈,选择一不同之电晶体堆叠,做为该选出的堆叠;j)重复步骤(a),(b),(c),(d),(e),(f),(g),(h)及(i)为第三回圈,选择一不同之闸做为该选出之闸;以及k)按总尺寸因数(Atot)之比例,将配置面积分配予各电晶体。4.一种电脑软体,用来将内含于一讲求性能之电路布线之一电路结构最佳化,同时将面积及功率消耗之增加量减至最少,该电脑软体包括:a)一组电脑指令,用来从一原始电路中选择一闸,做为一选出的闸;b)一组电脑指令,用来在已选出之闸周围建构一窗,做为一原始窗;c)一组电脑指令,用来为该原始窗建构一组替代结构;d)一组电脑指令,用来从该组替代结构中选择一最佳结构,做为一新的窗;e)一组电脑指令,用来以此新窗取代原始的窗,以形成一新电路;以及f)一组电脑指令,用来测量新电路的尺寸。5.一种资料处理系统,用来将内含于一讲求性能之电路布线之一电路结构最佳化,同时将面积及功率消耗之增加量减至最小,该资料处理系统包括:a)装置,用来自一原始电路中选择一闸,做为一选出之闸;b)装置,用来在已选出之闸周围建构一窗,做为一原始窗;c)装置,为该原始窗建构一组替代结构;d)装置,用来从该组替代结构中选择一最佳结构,做为一新窗;e)装置,以新窗取代原始窗,以形成一新电路;以及f)装置,用来测量该新电路之尺寸。图式简单说明:第一图为一系统方块图,其中已发表之各种方法均可据以制造及应用;第二图为根据本发明来说明积体电路之制造的方块图;第三图为一示范电路,用于说明结构最佳化的方法;第四图为根据本发明之一流程图,于将面积及功率增加量减至最小时,说明改善一电路性能的方法;以及第五图为一流程图,说明快速测量如第四图之步骤112所示之交流电路结构之尺寸的方法,是为了比较各种交流电路结构间的优点。 |
