| 主权项 |
1.一种展布频谱匹配滤波器,供针对具有多个资讯位元的一接收展布频谱信号使用作为一展布频谱接收器的一部分,该接收展布频谱信号系因以一晶片序列信号对各资讯位元作展布频谱处理而产生,该展布频谱匹配滤波器包含有:用以储存一参考晶片序列信号之一第一部分的第一多个移位暂存器;用以储存该参考晶片序列信号之一第二部分的第二多个移位暂存器;用于以一时脉周期产生具有一时脉率的一时脉信号之一控制处理器;一多工器,其耦合于该等第一多个移位暂存器和该等第二多个移位暂存器,响应于该时脉信号以在该时脉周期之一第一部分期间从该等第一多个移位暂存器透过该多工器而输出该参考晶片序列信号之该第一部分,并在该时脉周期之一第二部分期间从该等第二多个移位暂存器透过该多工器而输出该参考晶片序列信号之该第二部分;多个资料移位暂存器,其耦合于该展布频谱接收器,用于以该时脉率移位该接收展布频谱信号之多个输入资料样本;多个互斥或(XOR)闸,其耦合于该等多个资料移位暂存器并经该多工器耦合于该等第一多个移位记存器及经该多工器耦合于该第二多个移位暂存器,响应于在该时脉周期之该第一部分中选取该等第一多个移位暂存器之该多工器,用以将该参考晶片序列信号之该第一部分在该时脉周期之该第一部分中乘以该等多个输入资料样本,因而输出第一多个乘积输出信号,并响应于在该时脉周期之该第二部分中选取该等第二多个移位暂存器之该多工器,用以将该参考晶片序列信号之该第二部分在该时脉周期之该第二部分中乘以该等多个输人资料样本,因而输出第二多个乘积输出信号;一加法器树体,其包含耦合于该等多个XDR闸的多个加法器闸,用以在该时脉周期之该第一部分中加总该等第一多个乘积输出信号,因而产生一第一总和,并用以在该时脉周期之该第二部分中加总该等第二多个乘积输出信号,因而产生一第二总和;耦合于该加法器树体的一记忆体,用以在该时脉周期之该第一部分中储存从该加法器树体输出的该第一总和;及耦合于该加法器树体和该记忆体的一加法器,用以将储存在该记忆体中的该第一总和与来自该加法器树体的该第二总和相加。2.依据申请专利范围第1项之展布频谱匹配滤波器,其更包含有耦合于该控制处理器而用以禁止该时脉信号到该等第一多个移位暂存器和该等第二多个移位暂存器的一个AND闸。3.依据申请专利范围第1项之展布频谱匹配滤波器,其更包含有耦合于该等第一多个移位暂存器中之各个移位暂存器之一输入而用以禁止该等第一多个移位暂存器之操作的一个AND闸。4.依据申请专利范围第1项之展布频谱匹配滤波器,其更包含有耦合于该等第二多个移位暂存器之各个移位暂存器之一输入而用以禁止该等第二多个移位暂存器之操作的一个AND闸。5.一种展布频谱匹配滤波器,供针对具有多个资讯位元的一接收展布频谱信号使用作为一展布频谱接收器的一部分,该接收展布频谱信号系因以一晶片序列信号对各资讯位元作展布频谱处理而产生,该展布频谱匹配滤波器包含有:用以储存一参考晶片序列信号之多个部分的参考装置;用于以一时脉周期产生具有一时脉率的一时脉信号之控制装置;耦合于该参考装置并响应于该时脉信号的多工器装置,用以在该时脉周期之一个别部分期间序列地从该参考装置并透过该多工器装置而输出该参考晶片序列信号之该等多个部分之各个部分;耦合于该展布频谱接收器的资料装置,用于以该时脉率移位该接收展布频谱信号之多个输入资料样本;耦合于该资料装置并透过该多工器装置到该参考装置的乘法装置,响应于在该时脉周期之各部分中选取的该多工器装置,用以在该时脉周期之该个别部分期间将该参考晶片序列信号之该个别部分乘以位在该资料装置中的该等多个输入资料样本,因而输出个别多个乘积输出信号;耦合于该乘法装置的加总装置,用以在该时脉周期之个别部分期间加总各个多个乘积输出信号,因而产生对应于该参考晶片序列信号之该多个部分的多个总和;耦合于该加总装置的记忆体装置,用以储存等该多个N总和的至少N-1个总和;及耦合于该加总装置和该记忆体装置的加法器装置,用以相加该等多个总和。6.依据申请专利范围第5项之展布频谱匹配滤波器,其更包含耦合于该控制装置用以禁止该时脉信号到该参考装置的一个AND闸。7.依据申请专利范围第5项之展布频谱匹配滤波器,其更包含耦合于该参考装置用以禁止该等第一多个移位暂存器之操作的一个AND闸。8.依据申请专利范围第5项之展布频谱匹配滤波器,而该参考装置包括:用以储存一参考晶片序列信号之一第一部分的第一多个移位暂存器;及用以储存该参考晶片序列信号之一第二部分的第二多个移位暂存器。9.依据申请专利范围第8项之展布频谱匹配滤波器,而该多工器装置包括耦合于该等第一多个移位暂存器和该等第二多个移位暂存器的一多工器,其响应于该时脉信号用于在该时脉周期之一第一部分期间从该等第一多个移位暂存器并透过该多工器而输出该参考晶片序列信号之该第一部分,并用于在该时脉周期之一第二部分期间从该等第二多个移位暂存器并透过该多工器而输出该参考晶片序列信号之该第二部分。10.依据申请专利范围第9项之展布频谱匹配滤波器,而该乘法装置包括耦合于该资料装置并透过该多工器耦合于该等第一多个移位暂存器及透过该多工器耦合于该等第二多个移位暂存器的多个互斥或(XOR)闸,其响应于在该时脉周期之该第一部分期间选取该等第一多个移位暂存器的该多工器,用以在该时脉周期之该第一部分期间将该参考晶片序列信号之该第一部分乘以该等多个输入资料样本,因而输出第一多个乘积输出信号,并响应于在该时脉周期之该第二部分期间选取该等第二多个移位暂存器的该多工器,用以在该时脉周期之该第二部分期间将该参考晶片序列信号之该第二部分乘以该等多个输入资料样本,因而输出第二多个乘积输出信号。11.一种展布频谱匹配滤波器,供针对具有多个资讯位元的一接收展布频谱信号使用作为一展布频谱接收器的一部分,该接收展布频谱信号系因以一晶片序列信号对各资讯位元作展布频谱处理而产生,该展布频谱匹配滤波器包含有:用以储存一参考晶片序列信号之一第一部分的第一参考装置;用以储存该参考晶片序列信号之一第二部分的第二参考装置;用于以一时脉周期产生具有一时脉率的一时脉信号之控制装置;耦合于该第一参考装置与该第二参考装置并响应于该时脉信号的多工器装置,用以在该时脉周期之一第一部分期间从该第一参考装置透过该多工器装置输出该参考晶片序列信号之该第一部分,并用以在该时脉周期之一第二部分期间从该第二参考装置输出该参考晶片序列信号之该第二部分;耦合于该展布频谱接收器的资料装置,用于以该时脉率移位该接收展布频谱信号之多个输入资料样本;耦合于该资料装置并透过该多工器装置耦合到该第一参考装置及透过该多工器装置到该第二参考装置的乘法装置,响应于在该时脉周期之该第一部分期间选取该第一参考装置的该多工器装置,用以在该时脉周期之该第一部分期间将该参考晶片序列信号之该第一部分乘以位在该资料装置中的该等多个输入资料样本,因而输出第一多个乘积输出信号,并响应于在该时脉周期之该第二部分期间选取该第二参考装置的该多工器装置,用以在该时脉周期之该第二部分期间将该参考晶片序列信号之该第二部分乘以位在该资料装置中的该等多个输入资料样本,因而输出第二多个乘积输出信号;耦合于该乘法装置的加法树体装置,用以在该时脉周期之该第一部分期间加总该等第一多个乘积输出信号,因而产生一第一总和,并用以在该时脉周期之该第二部分期间加总该等第二多个乘积输出信号,因而产生一第二总和;耦合于该加法器树体装置的记忆体装置,用以储存该第一总和;及耦合于该加法器树体装置和该记忆体装置的加法器装置,用以将储存在该记忆体装置中的该第一总和与来自该加法器树体的该第二总和相加。12.依据申请专利范围第11项之展布频谱匹配滤波器,其更包含耦合于该控制装置而用以禁止该时脉信号到该第一参考装置和到该第二参考装置的一个,AND闸。13.依据申请专利范围第8项之展布频谱匹配滤波器,其更包含耦合于该等第一多个移位暂存器中之各个移位暂存器之一输入而用以禁止该等第一多个移位暂存器之操作的一个AND闸。14.依据申请专利范围第8项之展布频谱匹配滤波器,其更包含耦合于该等第二多个移位暂存器中之各个移位暂存器之一输入而用以禁止该等第二多个移位暂存器之操作的一个AND闸。15.依据申请专利范围第11之展布频谱匹配滤波器,而该参考装置包括:用以储存一参考晶片序列信号之一第一部分的第一多个移位暂存器;及用以储存该参考晶片序列信号之一第二部分的第二多个移位暂存器。16.依据申请专利范围第15项之展布频谱匹配滤波器,而该多工器装置包括耦合于该等第一多个移位暂存器和该等第二多个移位暂存器的一多工器,响应于该时脉信号用于在该时脉周期之一第一部分期间从该等第一多个移位暂存器透过该多工器输出该参考晶片序列信号之该第一部分,并用于在该时脉周期之一第二部分期间从该等第二多个移位暂存器透过该多工器输出该参考晶片序列信号之该第二部分。17.依据申请专利范围第16项之展布频谱匹配滤波器,而该乘法装置包括耦合于该资料装置并透过该多工器耦合于该等第一多个移位暂存器及透过该多工器耦合于该等第二多个移位暂存器的多个互斥或(XOR)闸,响应于在该时脉周期之该第一部分期间选取该等第一多个移位暂存器的该多工器,用以在该时脉周期之该第一部分期间将该参考晶片序列信号之该第一部分乘以该等多个输入资料样本,因而输出第一多个乘积输出信号,并响应于在该时脉周期之该第二部分期间选取该等第二多个移位暂存器的该多工器,用以在该时脉周期之该第二部分期间将该参考晶片序列信号之该第二部分乘以该等多个输入资料样本,因而输出第二多个乘积输出信号。图式简单说明:第一图系基于匹配滤波器之解调器的一信号时间共用之一方块图;第二图说明使用乘法器阵列和加法器树体之时间共用的一匹配滤波器;第三图系来自符号匹配滤波器的一例输出信号;第四图系来自讯框匹配滤波器的一例输出信号;第五图陈示基于匹配滤波器之解调器的一信号时间共用之可能时序;第六图系本发明之一实施例的匹配滤波器之一方块图;第七图系没有电力管理特征的一移位暂存器之一方块图;第八图系在资料输入有电力管理特征的一移位暂存器之一方块图;第九图系在时脉输入有电力管理特征的一移位暂存器之一方块图;第十图系匹配滤波器之一方块图;第十一图说明时序;第十二图陈示相对用于一256晶片匹配滤波器的实施方法的闸数目;第十三图陈示相对用于一256晶片匹配滤波器的实施方法的电力消耗;第十四图陈示相对用于一512晶片匹配滤波器的实施方法的闸数目;第十五图陈示相对用于一512晶片匹配滤波器的实施方法的电力消耗;第十六图系使用加法器树体和加法器之时间共用的第十图之一相等的匹配滤波器之一方块图。 |
