发明名称 ARQUITECTURA DE SISTEMAS CON UN PROGRAMA QUE BLOQUEA UNA ENTRADA PERIFERICA HASTA QUE NO FUNCIONE EN UN PROCESADOR COMO CONSECUENCIA DE PROCEDIMIENTOS DE VENTANA DE TIEMPO.
摘要 UNA DETERMINADA ARQUITECTURA DE SISTEMA UTILIZA DOS PROCESADORES (2, 3) COMO MINIMO QUE CONTROLAN EN COMUN UN PROCESO Y QUE COMPARAN ENTRE SI SUS DATOS EN TODO MOMENTO. EN UNO DE LOS DOS PROCESADORES (2) SE EJECUTA UN COMPLEJO DE PROGRAMAS QUE ESTA COMPROBADO EN RELACION CON LOS POSIBLES ERRORES, JUNTO CON UN COMPLEJO DE PROGRAMAS NO COMPROBADO. PARA IMPEDIR QUE EL COMPLEJO DE PROGRAMAS NO COMPROBADO PROVOQUE UN FALLO DEL COMPLEJO DE PROGRAMAS COMPROBADO, LOS PERIFERICOS (12) QUE TRABAJAN EN COMBINACION CON EL COMPLEJO DE PROGRAMAS COMPROBADO SE DOTAN DE ENTRADAS DE INHIBICION (16) Y EL COMPLEJO DE PROGRAMAS COMPROBADO BLOQUEA POR LAS ENTRADAS DE INHIBICION (16) LOS PERIFERICOS (12) RESERVADOS PARA EL ANTES DE CEDER EL CONTROL AL COMPLEJO DE PROGRAMAS NO COMPROBADO.
申请公布号 ES2132875(T3) 申请公布日期 1999.08.16
申请号 ES19960900881T 申请日期 1996.02.01
申请人 PILZ GMBH & CO. 发明人 HECKEL, ANDREAS;RUPP, ROLAND;WEISHAAR, CHRISTOPH;WOHNHAAS, KLAUS
分类号 G06F11/18;G05B19/042;G05B19/18;G05B19/4063;G05B19/414;G05B19/4155;G06F9/46;G06F9/50;G06F11/00;G06F11/16;(IPC1-7):G05B19/414;G05B19/406 主分类号 G06F11/18
代理机构 代理人
主权项
地址