动态多方式并行处理器阵列体系结构

摘要

对一个并行ＲＩＳＣ计算机系统提供了动态多方式并行处理器阵列。所展示的微密耦合ＶＬＳＩ实施例的体系结构能通过互连网络扩展到更大范围分布的处理单元，该网络将多个能以ＭＩＭＤ方式处理的处理器彼此耦合，在控制处理器控制下将指令广播到选定的单元组。处理单元耦合逻辑能实现动态方式分派和动态方式变换，允许ＳＩＭＤ方式操作的处理器最大限度利用存储器和周期时间。操作方式能在逐条指令一级从ＳＩＭＤ方式变换到ＭＩＭＤ方式，对固有顺序计算甚至能在控制处理器上变换成ＳＩＳＤ方式，从而允许程序员或编译器为计算机系统建立使用最佳并行处理类型（ＳＩＳＤ、ＳＩＭＤ、ＭＩＭＤ）的程序。

主权项

1．一种动态多方式并行处理阵列结构，其特征在于包括：多个处理器，每个处理器皆有一个用于译码和执行一个指令集内的诸指令的控制单元、一个数据流单元和一个局部存储器，每个所述的控制单元皆有一个指令寄存器、一个程序计数器、一个状态码寄存器和一个处理方式位(PMB)、PMB指示处理器是否得到来自一个控制处理器或来自所述局部存储器的指令；一个在诸处理器指令寄存器之间的互连路径；该指令集具有多个指令，每个指令皆有一个并行执行类型位(PET)，PET由控制单元结合PMB使用以确定是否应该执行一个指令，该指令集具有一个变换方式指令，用于改变执行该指令的处理器的PMB位；诸处理器被组成一个组或多个组，每一个组皆有一个被配置成控制处理器的处理器，其中，多个处理器中的任何一个处理器皆可动态地配置成控制处理器，该控制处理器使同组的诸处理器能够用MIMD方式或SIMD方式操作，并且能够动态地变换方式；和当一组处理器在用SIMD方式操作时，控制处理器就向同组中其他处理器的指令寄存器提供指令，当控制处理器提取指令时，就经由互连路径提供各个指令。