发明名称 | 解决集成电路静电放电问题的电路布局 | ||
摘要 | 一种解决集成电路静电放电问题的电路布局,其结构包含有内部电路、电源、地线、多个输出/输入端口接触垫、以及一个电元件。该电源分成两组,分别为VDDI和VDDE;该地线亦分成两组,分别为VSSI和VSSE;该电元件的地线单独连接至VSSE或VSSI而接地;所述输出/输入端口接触垫两边皆有保护电路,其由一个PMOS和一个NMOS所构成,其中紧邻该电元件的输出/输入端口接触垫皆以PMOS邻近该电元件;所述电元件之两旁更包含一基底保护环。 | ||
申请公布号 | CN1224240A | 申请公布日期 | 1999.07.28 |
申请号 | CN98100148.3 | 申请日期 | 1998.01.20 |
申请人 | 盛群半导体股份有限公司 | 发明人 | 高进南;张治 |
分类号 | H01L23/00 | 主分类号 | H01L23/00 |
代理机构 | 隆天国际专利商标代理有限公司 | 代理人 | 关兆辉;左明坤 |
主权项 | 1.一种解决集成电路静电放电问题的电路布局,该电路布局包括有:一内部电路;二电源,其中内部电压源做为内部电路的电源,而外部电压源做为输出/输入端口电路的电源;二地线,其中内部地线做为内部电路的地线,而外部地线做为输出/输入端口电路的地线:一电元件,其地线单独连接至外部地线而接地;多个输出/输入端口接触垫。 | ||
地址 | 台湾省新竹市科学工业园区研新二路三号 |