| 主权项 |
1.一种记忆体控制器,得使一备用记忆体做为一主记忆体之复式配置;该记忆体控制器包括:一错误检测及更正模组,对存取于该主记忆体之资料检测位元错误发生之有否,若发生该位元错误,则发出一错误讯息;一错误记忆体位址暂存器,根据该错误讯息将发生该错误位元之该资料所对应之一故障位址信号予以储存;一记忆体模组仲裁器,并根据该错误记忆体位址暂存器储存之该故障位址信号对一输入位址信号做检测,当检测知该输入位址信号与该故障位址信号相同,即输出一致能讯息;一主记忆体位址解码器,将该输入位址信号转换为对映的一主记忆体位址,使该输入位址信号相对应之该资料得存取于该主记忆体;以及一备份记忆体位址解码器,系根据该致能讯息将该输入位址信号转换为对映的一备份记忆体位址,使该输入位址信号相对应之该资料得存取于该备份记忆体。2.如申请专利范围第1项所述之该记忆体控制器,尚包括一错误记忆体资料缓冲器,该错误记忆体资料缓冲器系根据该错误讯息,将发生该错误位元之该资料予以储存。3.如申请专利范围第1项所述之该记忆体控制器,尚包括一指令伫列,该指令伫列系根据该错误讯息暂停指令操作。4.如申请专利范围第3项所述之该记忆体控制器,其中,在该输入位址信号相对应之该资料存取于该备份记忆体完成后,该备用记忆体位址解码器发出另一致能信号,致使该指令伫列接续该暂停之指令操作。5.如申请专利范围第1项所述之该记忆体控制器,尚包括一累加器,计算储存于该错误记忆体位址暂存器内之该故障位址信号组数。6.如申请专利范围第5项所述之该记忆体控制器,其中,若当该储存于该错误记忆体位址暂存器内之该故障位址信号组数大于一既定値时,则发出一警示讯息。7.一种记忆体控制器的控制方法,得使一备用记忆体做为一主记忆体之复式配置;该记忆体控制器的控制方法包括下列步骤:(a)以一错误检测及更正模组对存取于该主记忆体之资料检测位元错误发生之有否,若发生该位元错误,则发出一错误讯息;(b)根据该错误讯息以一错误记忆体位址暂存器,将发生该错误位元之该资料所对应之一故障位址信号予以储存;(c)根据该错误记忆体位址暂存器储存之该故障位址信号,一记忆体模组仲裁器对一输入位址信号做检测,当检测知该输入位址信号与该故障位址信号相同,即输出一致能讯息;以及(d)系根据该致能讯息以一备份记忆体位址解码器,将该输入位址信号转换为对映的一备份记忆体位址,使该输入位址信号相对应之该资料得存取于该备份记忆体、而非存取于该主记忆体。8.申请专利范围第7项所述之该记忆体控制器的控制方法,其中,步骤(b)尚包括:根据该错误讯息以一错误记忆体资料缓冲器,将发生该错误位元之该资料予以储存。9.如申请专利范围第7项所述之该记忆体控制器的控制方法,其中,步骤(b)尚包括:根据该错误讯息暂停一指令伫列。10.如申请专利范围第9项所述之该记忆体控制器的控制方法,其中,在完成步骤(d)后,该备用记忆体位址解码器发出另一致能信号,致能该指令伫列。11.申请专利范围第7项所述之该记忆体控制器的控制方法,其中,步骤(b)尚包括:累加计算储存于该错误记忆体位址暂存器内之该故障位址信号组数。12.申请专利范围第11项所述之该记忆体控制器的控制方法,尚包括:(e)判断该组数若大于一既定値,则发出一警示信号。图式简单说明:第一图系显示根据本发明之记忆体控制器与一主记忆体和一备份记忆体的连接示意图;第二图系显示根据本发明之记忆体控制器一较佳实施例的方块图;以及第三图系显示根据本发明之记忆体控制器之控制方法一较佳实施例的流程图。 |
