| 主权项 |
1.一种非挥发性半导体记忆装置,具有由数个储存单元所配置构成的储存单元阵列;各该储存单元系于第1导电型之半导体领域上备有闸绝缘膜、漂移闸电极、电极层间绝缘膜、控制闸电极,且于该第1导电型之半导体领域内备有第2导电型之源极领域与汲极领域而形成;藉由控制该漂移闸电极中之电荷量,而施行资讯的写入及抹除;其特征为至少具有:第1动作电压施加机构,将用以朝该漂移闸电极注入电荷,或由该漂移闸电极放出电荷的既定之第1动作电压施加于储存单元;第2电压施加机构,系于该第1动作电压施加后将第2电压施加于储存单元;而该第2电压系对于在该第1动作电压施加之际电荷通过之该漂移闸周围的绝缘膜领域加予和由该第1动作电压所加予的电场相反极性之电场;门限値电压检查机构,用以在第2电压施加后,对储存单元之门限値电压加以检查;及判断机构,用以在该检查后,再度判断该第1动作电压施加后的动作是否反覆在进行。2.如申请专利范围第1项之非挥发性半导体记忆装置,其中,该第2电压对于该漂移闸周围的绝缘膜领域加予绝对値至少7 MV/cm的电场。3.如申请专利范围第1或2项之非挥发性半导体记忆装置,其中,该第2电压为脉冲宽度较该第1动作电压的脉冲宽度为短的电压脉冲。4.如申请专利范围第1项之非挥发性半导体记忆装置,其中,该第1动作电压系为施加于既定之字元线的电压,与接地电位相较为正极性,且对于基板施加以接地电位或较接地电位为负极性之电位;该第2电压系为施加于该字元线的电压,与接地电位相较为负极性之电压。5.如申请专利范围第1项之非挥发性半导体记忆装置,其中,该第1动作电压系为施加于既定之字元线的电压,与接地电位相较为正极性,且对于基板施加以接地电位或较接地电位为负极性之电位;该第2电压系为施加于基板的电压,与接地电位相较为正极性之电压。6.如申请专利范围第1项之非挥发性半导体记忆装置,其中,该第1动作电压系为施加于基板的电压,与接地电位相较为正极性的电压;该第2电压系为施加于该既定之字元线与接地电位之基板间之该既定之字元线的电压,与接地电位相较为正极性之电压。7.如申请专利范围第1项之非挥发性半导体记忆装置,其中,该第1动作电压系为施加于接地电位或较接地电位为正极性之电位之基板与既定字元线间之该既定字元线的电压,与接地电位相较为负极性的电压;该第7电压系为施加于该既定之字元线的电压,与接地电位相较为正极性的电压。8.一种非挥发性半导体记忆装置之动作方法,该非挥发性半导体记忆装置具有由数个储存单元所配置构成的储存单元阵列;各该储存单元系于第1导电型之半导体领域上备有闸绝缘膜、漂移闸电极、电极层间绝缘膜、控制闸电极,且于该第1导电型之半导体领域内备有第2导电型之源极领域与汲极领域而形成;藉由控制该漂移闸电极中之电荷量,而施行资讯的写入及抹除;该动作方法的特征为包含下列各过程:第1动作电压施加过程,将用以朝该漂移闸电极注入电荷,或由该漂移闸电极放出电荷的既定之第1动作电压施加于储存单元;第2电压施加过程,系于该第1动作电压施加后将第2电压施加于储存单元;而该第2电压系对于在该第1动作电压施加之际电荷通过之该漂移闸周围的绝缘膜领域加予和由该第1动作电压所加予的电场相反极性之电场;门限値电压检查过程,用以在第2电压施加后,对储存单元之门限値电压加以检查;及判断过程,用以在该检查后,再度判断该第1动作电压施加后的动作是否反覆在进行。9.如申请专利范围第8项之非挥发性半导体记忆装置之动作方法,其中,该第2电压对于该漂移闸周围的绝缘膜领域加予绝对値至少7MV/cm的电场。10.如申请专利范围第8或9项之非挥发性半导体记忆装置之动作方法,其中,该第2电压为脉冲宽度较该第1动作电压的脉冲宽度为短的电压脉冲。11.如申请专利范围第8项之非挥发性半导体记忆装置之动作方法,其中,该将第2电压施加于储存单元之过程,系于储存单元之改写次数超过既定次数时为之。12.如申请专利范围第8项之非挥发性半导体记忆装置之动作方法,其中,该将第1动作电压施加于储存单元之过程,于每重复既定次数时,更包含将该第1动作电压及第2电压的各脉冲宽度加大的过程。13.如申请专利范围第12项之非挥发性半导体记忆装置之动作方法,其中,该第2电压的脉冲宽度加大的过程一直施行至该第2电压的脉冲宽度达于既定之値。14.如申请专利范围第8项之非挥发性半导体记忆装置之动作方法,其中,该将第1动作电压施加于储存单元之过程,于每重复既定次数时,更包含将该第1动作电压及第2电压的各尖峰値加大的过程。15.如申请专利范围第14项之非挥发性半导体记忆装置之动作方法,其中,该第2电压的尖峰値加大的过程一直施行至该第2电压的尖峰値达于既定之値。16.如申请专利范围第8项之非挥发性半导体记忆装置之动作方法,其中,该第1动作电压系与接地电位相较为正极性,并施加于既定之字元线的电压,且对于基板施加以接地电位或较接地电位为负极性之电位;该第2电压系与接地电位相较为负极性之电压,施加于该字元线。17.如申请专利范围第8项之非挥发性半导体记忆装置之动作方法,其中,该第1动作电压系与接地电位相较为正极性,并施加于既定之字元线的电压,且对于基板施加以接地电位或较接地电位为负极性之电位;该第2电压系与接地电位相较为正极性之电压,施加于该基板。18.如申请专利范围第8项之非挥发性半导体记忆装置之动作方法,其中,该第1动作电压系与接地电位相较为正极性,并施加于该基板的电压;该第2电压系与接地电位相较为正极性之电压,施加于既定的一根或复数之字元线。19.如申请专利范围第8项之非挥发性半导体记忆装置之动作方法,其中,该第1动作电压系与接地电位相较为负极性,并施加于既定的字元线的电压,且对于该基板施加以接地电位或较接地电位为正极性之电位;该第2电压系与接地电位相较为正极性之电压,施加于该字元线。20.如申请专利范围第8项之非挥发性半导体记忆装置之动作方法,其中,该储存单元系依被设定之该写入位准之不同,于写入或抹除动作令该第2电压的尖峰値或脉冲宽度互异,俾藉由将门限値电压设定于既定的复数个写入位准或抹除位准中的某一个的方式,而可记忆复数位元的资讯。21.一种非挥发性半导体记忆装置,具有由数个储存单元所配置构成的储存单元阵列;各该储存单元系于第1导电型之半导体领域上备有闸绝缘膜、漂移闸电极、电极层间绝缘膜、控制闸电极、抹除闸电极,且于该第1导电型之半导体领域内备有第2导电型之源极领域与汲极领域而形成;藉由控制该漂移闸电极中之电荷量,而施行资讯的写入及抹除;其特征为至少具有:第1动作电压施加机构,将用以朝该漂移闸电极注入电荷,或由该漂移闸电极放出电荷的既定之第1动作电压施加于储存单元;第2电压施加机构,系于该第1动作电压施加后将第2电压施加于储存单元;而该第2电压系对于在该第1动作电压施加之际电荷通过之该漂移闸周围的绝缘膜领域加予和由该第1动作电压所加予的电场相反极性之电场;门限値电压检查机构,用以在第2电压施加后,对储存单元之门限値电压加以检查;及判断机构,用以在该检查后,再度判断该第1动作电压施加后的动作是否反覆在进行。22.如申请专利范围第21项之非挥发性半导体记忆装置,其中,该第2电压对于该漂移闸周围的绝缘膜领域加予绝对値至少7MV/cm的电场。23.如申请专利范围第22项之非挥发性半导体记忆装置,其中,该第2电压为脉冲宽度较该第1动作电压的脉冲宽度为短的电压脉冲。24.如申请专利范围第21至23项中任一项之非挥发性半导体记忆装置,其中,更具有:用以记录储存单元的改写次数之机构;及用以依记录该改写次数的机构所记录之改写次数,而判断是否实行将该第2电压施加于储存单元之过程的机构。25.一种非挥发性半导体记忆装置之动作方法,该非挥发性半导体记忆装置具有由数个储存单元所配置构成的储存单元阵列;各该储存单元系于第1导电型之半导体领域上备有闸绝缘膜、漂移闸电极、电极层间绝缘膜、控制闸电极、抹除闸电极,且于该第1导电型之半导体领域内备有第2导电型之源极领域与汲极领域而形成;藉由控制该漂移闸电极中之电荷量,而施行资讯的写入及抹除;该动作方法的特征为--由下列各过程所构成,至少施行一次资讯的写入或抹除动作:第1动作电压施加过程,将用以朝该漂移闸电极注入电荷,或由该漂移闸电极放出电荷的既定之第1动作电压施加于储存单元;第2电压施加过程,系于该第1动作电压施加后将第2电压施加于储存单元;而该第2电压系对于在该第1动作电压施加之际电荷通过之该漂移闸周围的绝缘膜领域加予和由该第1动作电压所加予的电场相反极性之电场;门限値电压检查过程,用以在第2电压施加后,对储存单元之门限値电压加以检查;及判断过程,用以在该检查后,再度判断该第1动作电压施加后的动作是否反覆在进行。26.如申请专利范围第25项之非挥发性半导体记忆装置之动作方法,其中,该第2电压对于该漂移闸周围的绝缘膜领域加予绝对値至少7MV/cm的电场。27.如申请专利范围第25或26项之非挥发性半导体记忆装置之动作方法,其中,该第2电压为脉冲宽度较该第1动作电压的脉冲宽度为短的电压脉冲。28.如申请专利范围第25项之非挥发性半导体记忆装置之动作方法,其中,该将第2电压施加于储存单元之过程,系于储存单元之改写次数超过既定次数时为之。29.如申请专利范围第25项之非挥发性半导体记忆装置之动作方法,其中,该将第1动作电压施加于储存单元之过程,于每重复既定次数时,更包含将该第1动作电压及第2电压的各派冲宽度加大的过程。30.如申请专利范围第39项之非挥发性半导体记忆装置之动作方法,其中,该第2电压的脉冲宽度加大的过程一直施行至该第2电压的脉冲宽度达于既定之値。31.如申请专利范围第25项之非挥发性半导体记忆装置之动作方法,其中,该将第1动作电压施加于储存单元之过程,于每重复既定次数时,更包含将该第1动作电压及第2电压的各尖峰値加大的过程。32.如申请专利范围第31项之非挥发性半导体记忆装置之动作方法,其中,该第2电压的尖峰値加大的过程一直施行至该第2电压的尖峰値达于既定之値。33.如申请专利范围第1项或第21项之非挥发性半导体记忆装置,其中,该第1动作电压系为施加于用以由该漂移闸电极施行电荷放出的既定之抹除闸的电压,与接地电位相较为正极性,且对于该基板施加以接地电位或较接地电位为负极性之电位;该第2电压系为施加于该抹除闸的电压,与接地电位相较为负极性之电压。34.如申请专利范围第8项或第25项之非挥发性半导体记忆装置之动作方法,其中,该该第1动作电压系为施加于用以由该漂移闸电极施行电荷放出的既定之抹除闸的电压,与接地电位相较为正极性,且对于该基板施加以接地电位或较接地电位为负极性之电位;该第3电压系为施加于该抹除闸的电压,与接地电位相较为负极性之电压。35.一种非挥发性半导体记忆装置,具有由分割沟道型的储存单元复数个配置构成的储存单元阵列;各该储存单元于第1导电型之半导体领域内备有第2导电型之源极领域与汲极领域,于此等源极领域与汲极领域间备有第1与第2沟道领域,在该第1沟道领域及该源极领域上隔着第1闸绝缘膜备有控制闸,在该第2沟道领域及该汲极领域上隔着第2闸绝缘膜备有漂移闸,于该漂移闸上隔着电极层间绝缘膜备有该控制闸,且于该漂移闸隔着沟道绝缘膜备有邻接的抹除闸;藉由控制该漂移闸电极中的电荷量,而施行资讯的写入及抹除;其特征为至少具有:第1动作电压施加机构,将用以朝该漂移闸电极注入电荷,或由该漂移闸电极放出电荷的既定之第1动作电压施加于储存单元;第2电压施加机构,系于该第1动作电压施加后将第2电压施加于储存单元;而该第2电压系对于在该第1动作电压施加之际电荷通过之该漂移闸周围的绝缘膜领域加予和由该第1动作电压所加予的电场相反极性之电场;门限値电压检查机构,用以在第2电压施加后,对储存单元之门限値电压加以检查;及判断机构,用以在该检查后,再度判断该第1动作电压施加后的动作是否反覆在进行。36.如申请专利范围第35项之非挥发性半导体记忆装置,其中,该第2电压对于该漂移闸周围的绝缘膜领域加予绝对値至少7MV/cm的电场。37.如申请专利范围第35或36项之非挥发性半导体记忆装置,其中,该第2电压为脉冲宽度较该第1动作电压的脉冲宽度为短的电压脉冲。38.如申请专利范围第35项之非挥发性半导体记忆装置,其中,更具有:用以记录储存单元的改写次数之机构;及用以依记录该改写次数的机构所记录之改写次数,而判断是否实行将该第2电压施加于储存单元之过程的机构。39.如申请专利范围第35项之非挥发性半导体记忆装置,其中,该第1动作电压系为施加于用以由该漂移闸电极施行电荷放出的既定之抹除闸的电压,与接地电位相较为正极性,且对于该基板施加以接地电位或较接地电位为负极性之电位;该第2电压系为施加于该抹除闸的电压,与接地电位相较为负极性之电压。40.如申请专利范围第1项或第35项之非挥发性半导体记忆装置,其中,具有复数个用以检查该储存单元之门限値电压的机构,藉由该复数个储存单元门限値电压检查机构,可判断依该漂移闸电极的蓄存电荷量之二値以上的复数之记忆状态。41.一种非挥发性半导体记忆装置,具有:漂移闸电极,用以依内部的电荷之状态而记录资讯;及绝缘膜,接触于该漂移闸电极的至少一部分;隔着该绝缘膜将电荷注入至漂移闸电极,或隔着该绝缘膜将电荷由该漂移闸电极放出,藉此方式而可施行资讯的写入及抹除;其特征为:在该资讯的写入或抹除后,于施行令该漂移闸电极内部的电荷之状态变化动作前,于在该资讯的写入或抹除之际电荷通过的绝缘膜之部分,施加与该资讯的写入或抹除之际所施加之电场极性相反而强度为7MV/cm以上的电场。42.一种非挥发性半导体记忆装置,具有:漂移闸电极,用以依内部的电荷之状态而记录资讯;及绝缘膜,接触于该漂移闸电极的至少一部分;隔着该绝缘膜将电荷注入至漂移闸电极,或隔着该绝缘膜将电荷由该漂移闸电极放出,藉此方式而可施行资讯的写入及抹除;其特征为:在该资讯的抹除动作后,且于施行令该漂移闸电极内部的电荷之状态变化动作前,于在该资讯抹除之际电荷通过的绝缘膜之部分,施加与该资讯的写入或抹除之际所施加之电场极性相反而强度为7MV/cm以上的电场。43.一种非挥发性半导体记忆装置,具有:漂移闸电极,用以依内部的电荷之状态而记录资讯;及绝缘膜,接触于该漂移闸电极的至少一部分;隔着该绝缘膜将电荷注入至漂移闸电极,或隔着该绝缘膜将电荷由该漂移闸电极放出,藉此方式而可施行资讯的写入及抹除;其特征为:在该资讯的抹除动作后,且于施行令该漂移闸电极内部的电荷之状态变化动作前,于在该资讯抹除之际电荷通过的绝缘膜之部分,施加与该资讯的写入或抹除之际所施加之电场极性相反而强度为7MV/cm以上的电场,施加时间为较短时间。44.一种非挥发性半导体记忆装置之动作方法,该非挥发性半导体记忆装置具有:漂移闸电极;及第1电极与第2电极,和该漂移闸电极隔着绝缘膜相接;其特征为:在令记录或抹除动作时赋予第1电极与第2电极的电位之差分波形为第1波形,且令记录或抹除动作之后,在进行其他记录或抹除动作前所赋予第1电极与第2电极的电位之差分波形为第2波形时,第2波形系与第1波形为相反极性,且波形之脉冲宽度短。45.一种非挥发性半导体记忆装置,藉由控制漂移闸电极中之电荷量而施行资讯的写入及抹除:其特征为至少具有:第1动作电压施加机构,将用以朝该漂移闸电极注入电荷,或由该漂移闸电极放出电荷的第1动作电压施加于储存单元;第2电压施加机构,系于该第1动作电压施加后将第2电压施加于储存单元;而该第2电压系对于在该第1动作电压施加之际电荷通过之该漂移闸周围的绝缘膜领域加予和由该第1动作电压所加予的电场相反极性且强度为7MV/cm以上的电场;及门限値电压检查机构,用以在第2电压施加后,对门限値电压加以检查。46.一种非挥发性半导体记忆装置,具有由复数个储存单元配置构成的储存单元阵列;各该储存单元于第1导电型之半导体领域内备有第2导电型之源极领域与汲极领域,于此等源极领域与汲极领域间备有第1与第2沟道领域,在该第1沟道领域及该源极领域上隔着第1闸绝缘膜备有控制闸,在该第2沟道领域及该汲极领域上隔着第2闸绝缘膜备有漂移闸,于该漂移闸上隔着电极层间绝缘膜备有该控制闸,且于该漂移闸隔着沟道绝缘膜备有邻接的抹除闸;藉由控制该漂移闸电极中的电荷量,而施行资讯的写入及抹除;其特征为至少具有:第1动作电压施加机构,将用以朝该漂移闸电极注入电荷,或由该漂移闸电极放出电荷的既定之第1动作电压施加于储存单元;第2电压施加机构,系于该第1动作电压施加后将第2电压施加于储存单元;而该第2电压系对于在该第1动作电压施加之际电荷通过之该漂移闸周围的绝缘膜领域加予和由该第1动作电压所加予的电场相反极性之电场;门限値电压检查机构,用以在第2电压施加后,对储存单元之门限値电压加以检查;及判断机构,用以在该检查后,再度判断该第1动作电压施加后的动作是否反覆在进行;该第1动作电压系为施加于用以由该漂移闸电极施行电荷放出的既定之抹除闸的电压,与接地电位相较为正极性,且对于该基板施加以接地电位或较接地电位为负极性之电位;该第2电压系为施加于该抹除闸的电压,与接地电位相较为负极性之电压。图式简单说明:第一图(a)及第一图(b)为显示依本发明的非挥发性半导体记忆装置之动作方法的一实施例之动作流程图与动作定时图。第二图为显示依本发明的非挥发性半导体记忆装置之一实施例之电路构成之要部的电路方块图。第三图(a)及第三图(b)为对于连接在共通之字元线的复数个储存单元的抹除时之最快位元与最慢位元的抹除特性,就习用之动作方法与本发明之动作方法加以显示之特性线图。第四图为显示第1习知例的图示:第四图(a)为资讯抹除时的施加电压之定时图,第四图(b)为储存单元之剖面示意图。第五图为显示第2习知例的图示:第五图(a)为抹除动作之流程图,第五图(b)为写入时之储存单元之剖面示意图。第六图为显示复数个储存单元配置成行列状并联连接而成之储存单元阵列的电路图。第七图为将本发明之抹除动作方法与习用之抹除动作方法相较显示的图式:第七图(a)为比较抹除时间的特性线图,第七图(b)为比较抹除终了后的电荷保持特性的特性线图。第八图为显示依本发明的非挥发性半导体记忆装置之动作方法的另一实施例之抹除动作的流程图。第九图为显示依本发明的非挥发性半导体记忆装置之动作方法的另一实施例之写入动作的流程图。第十图为显示依本发明的非挥发性半导体记忆装置之动作方法的另一实施例之写入动作的流程图。第十一图为显示依本发明的非挥发性半导体记忆装置之动作方法的又另一实施例的图式,此图为四値快闪式记忆体之写入动作的流程图。第十二图为显示依第十一图所示之写入动作方法的储存单元与依习用之写入动作方法的储存单元写入后之各自之门限値电压的时间变化之图式。第十三图为示意显示第1习知例的动作方法中之抹除动作时的闸绝缘膜中之俘获电荷分布的图式:第十三图(a)为施加抹除电压时,第十三图(b)为施加正的电压Vgg时。第十四图为就电荷注入应力施加前后显示闸氧化膜的电流-电场特性之特性线图。第十五图为显示依本发明的非挥发性半导体记忆装置及其动作方法的又另一实施例的图式:第十五图(a)为显示储存单元阵列之构成的等价电路之示意图,第十五图(b)为显示抹除动作时之施加电压定时图。第十六图为显示依本发明的非挥发性半导体记忆装置及其动作方法的又再一实施例的图式:第十六图(a)为显示储存单元阵列之构成的等价电路之示意图,第十六图(b)为显示抹除动作时之施加电压定时图。第十七图为显示依本发明的非挥发性半导体记忆装置及其动作方法的又再一实施例的图式:第十七图(a)为显示储存单元阵列之构成的等价电路之示意图,第十七图(b)为显示抹除动作时之施加电压定时图。第十八图为显示依本发明的非挥发性半导体记忆装置及其动作方法的又再一实施例的图式:第十八图(a)为显示储存单元阵列之构成的等价电路之示意图,第十八图(b)为显示抹除动作时之施加电压定时图。第十九图为显示将依本发明的非挥发性半导体记忆装置之动作方法应用于NOR型快闪式记忆体的一例之图式:第十九图(a)为显示储存单元阵列之构成的等价电路之示意图,第十九图(b)为写入动作时之施加电压定时图。第二十图为在第二图所示之电路构成方块内,用以说明第一图(a)的动作流程的要部电路构成图。第二十一图为显示依本发明的非挥发性半导体记忆装置之另一实施例之图式:第二十一图(a)为附设抹除闸的储存单元之源极汲极方向的剖面示意图,第二十一图(b)为在垂直于第二十一图(a)的面之附设抹除闸的储存单元之剖面示意图。第二十二图为显示依本发明的非挥发性半导体记忆装置及其动作方法的另一实施例之图式:第二十二图(a)为显示储存单元阵列之构成的等价电路之示意图,第二十二图(b)为抹除动作时之施加电压定时图。第二十三图为显示依本发明的非挥发性半导体记忆装置的又另一实施例之图式,此图为用以说明第九图之动作流程的要部电路构成图,而第九图则显示用以将复数之记忆状态记忆于第二十一图所示之附设抹除闸的储存单元的非挥发性半导体记忆装置之写入动作。第二十四图为显示依本发明的非挥发性半导体记忆装置的动作方法又另一实施例之图式,此为写入动作时之施加电压定时图。 |
