| 主权项 |
1.一种金属层间介电层,应用于一基底,该基底上已形成有一导线,包括:一阻障层位于该导线与该基底的上方;以及一氟掺杂高密度电浆氧化层覆盖于该阻障层上。2.如申请专利范围第1项所述之金属层间介电层,更包括一缓冲层覆盖于该导线与该基底上。3.如申请专利范围第2项所述之金属层间介电层,其中该缓冲层之材质包括高密度电浆氧化物。4.如申请专利范围第1项所述之金属层间介电层,其中该阻障层之材质包括对该氟掺杂高密度电浆氧化层具有高蚀刻选择率之材料。5.如申请专利范围第2项所述之金属层间介电层,其中该阻障层之材质包括对该氟掺杂高密度电浆氧化层具有高蚀刻选择比之材料。6.如申请专利范围第4项所述之金属层间介电层,其中该阻障层之材质包括氮化矽。7.如申请专利范围第5项所述之金属层间介电层,其中该阻障层之材质包括氮化矽。8.如申请专利范围第6项所述之金属层间介电层,其中该阻障层之厚度约为300-400A左右。9.一种金属层间介电层之制造方法,该金属层间介电层系用以覆盖于一积体电路结构上,该方法包括:于该积体电路结构上形成一缓冲层;于该缓冲层上形成一阻障层;以及于该阻障层上形成一氟掺杂高密度电浆氧化层。10.如申请专利范围第9项所述之金属层间介电层之制造方法,更包括形成一顶盖层于该氟掺杂高密度电浆氧化层上。11.如申请专利范围第10项所述之金属层间介电层之制造方法,其中该顶盖层之材质包括TEOS氧化物。12.如申请专利范围第11项所述之金属层间介电层之制造方法,更包括一平坦化制程。13.如申请专利范围第9项所述之金属层间介电层之制造方法,其中该缓冲层之材质包括高密度电浆氧化物。14.如申请专利范围第9项所述之金属层间介电层之制造方法,其中该阻障层包括对氟掺杂高密度电浆氧化层具有高蚀刻选择率之材料。15.如申请专利范围第14项所述之金属层间介电层之制造方法,其中该阻障层之材质包括氮化矽。16.如申请专利范围第9项所述之金属层间介电层之制造方法,更包括一平坦化制程。17.如申请专利范围第16项所述之金属层间介电层之制造方法,更包括以该阻障层为蚀刻终止层,蚀刻该氟掺杂高密度电浆氧化层,裸露出部份之该阻障层的步骤。18.如申请专利范围第17项所述之金属层间介电层之制造方法,更包括去除所裸露之该阻障层与其下方之该缓冲层。19.如申请专利范围第16项所述之金属层间介电层之制造方法,该平坦化制程系采用化学机械研磨之方法。20.一种减少覆盖于金属线上之反反射层厚度的方法,应用于一基底,该基底上以形成有一金属线,该金属线上以形成有一反反射层,该方法包括:于基底上形成一高密度电浆氧化层,使其该反反射层与该金属线的表面;于该高密度电浆氧化层上形成一氮化矽阻障层;以及于该氮化矽层上形成一氟掺杂高密度电浆氧化层。21.如申请专利范围第20项所述之减少覆盖于金属线上之反反射层厚度的方法,其中该反反射层之材质包括氮化钛。22.如申请专利范围第20项所述之减少覆盖于金属线上之反反射层厚度的方法,更包括一平坦化制程。23.如申请专利范围第20项所述之减少覆盖于金属线上之反反射层厚度的方法,更包括以该氮化矽阻障层为蚀刻终止层,蚀刻该氟掺杂高密度电浆氧化层,裸露出部份之该氮化矽阻障层的步骤。24.如申请专利范围第23项所述之减少覆盖于金属线上之反反射层厚度的方法,更包括去除所裸露之该氮化矽阻障层与其下方之该高密度电浆氧化层。25.如申请专利范围第22项所述之减少覆盖于金属线上之反反射层厚度的方法,该平坦化制程系采用化学机械研磨之方法。图式简单说明:第一图A至第一图C为习知一种采用氟掺杂高密度电浆氧化物作为金属层间介电层之半导体元件的制造流程剖面图;以及第二图A至第二图D为依照本发明较佳实施例,一种采用氟掺杂高密度电浆氧化物作为金属层间介电层之半导体元件的制造流程剖面图。 |
