主权项 |
1.积体电路之【介层孔电阻値】(Via Resistance)的线 上 监测方法(On-Line Monitor),系包含:在半导体基板上( Semiconductor Substrate)形成电性元件和隔离电性元件 所需要的场氧化层(Field Oxide);形成中间介电层( lnter Level Dielectri;ILD);利用微影技术与电浆蚀 刻技术蚀去所述【中间介电层】以形成接触窗( Contact Hole);形成金属层(Metal),所述【金属层】跨过所述 【 接触窗】;沉积一层【抗反射层】(Anti-Reflecting Coating;ARC);利用微影技术和电浆蚀刻技术蚀去所述 【反反射层】和【金属层】,以形成金属连线(Metal Interconnection);形成金属间介电层(Inter Metal Dielectri;IMD);利用微影技术形成【介层孔】(Via Hole)之光阻图案(Photoresist Pattern)和量测窗口( Measured Windows)之光阻图案;利用蚀刻技术蚀去所述 【金属间介电层】以形成【介层孔】(Via Hole)和量 测窗 口(Measured Windows)。2.如申请专利范围第1项之方法, 其中所述之【电性元件 】含有【电晶体】、【电阻器】、【电感器】与 【电容器 】等电子元件。3.如申请专利范围第1项之方法,其 中所述之【中间介电 层】至少含有一层绝缘层(Insulating Layer)。4.如申 请专利范围第1项之方法,其中所述之【金属层】 至少含有铝矽铜合金(Aluminum/Silicon/Copper Alloy) 。5.如申请专利范围第1项之方法,其中所述之【抗 反射层 】是指氮化钛(TiN)。6.如申请专利范围第1项之方 法,其中所述之【金属间介 电层】至少含有一层绝缘层(Insulating Layer)。7.如 申请专利范围第1项之方法,其中所述之【量测窗 口 】位于【场氧化层】、【中间介电层】和【金属 间介电层 】之正上方。8.如申请专利范围第1项之方法,其中 所述之【量测窗口 】位于积体电路之【介电层】总厚度最厚的未置 之正上方 。图式简单说明:第一图为习知技艺形成金属连线 后之剖 面图。第二图为习知技艺形成介层孔后之剖面图 。 |