| 主权项 |
1.一种无边陲衔接双沟渠连接通道之制程,其步骤包括:提供一包含有元件之半导体基底;形成一内金属介电层于该半导体基底上;施一平坦化程序;形成一硬罩幕属于该内金属介电层上;定义该硬罩幕层,在预定形成内连线的区域形成一长条形开口;以该硬罩幕层为蚀刻罩幕,去除开口下方所裸露的部分内金属介电层,形成一长度远大于该些通道而宽度相同的长条状沟渠;以微影程序及蚀刻技术在该长条状沟渠中预定形成接触开口的区域,定义出一连接该元件之接触开口;以及在该接触开口填入一导电层,完成无边陲衔接双沟渠连接通道之制程。2.如申请专利范围第1项所述之制程,其中该内金属介电层是二氧化矽层。3.如申请专利范围第1项所述之制程,其中该内金属介电层是伸芳基醚聚合物(polycarylene ether;PAE)。4.如申请专利范围第1项所述之制程,其中该内金属介电层是HSQ(Hydrogen silsesquioxane)。5.如申请专利范围第1项所述之制程,其中该内金属介电层是由低阻値层/障蔽层/低限値层构成的三明治结构所组成。6.如申请专利范围第5项所述之制程,其中该内金属介电层是氧化物/氮化物/氧化物层(ONO)。7.如申请专利范围第1项所述之制程,其中该硬罩幕层是氮化矽层。8.如申请专利范围第1项所述之制程,其中该平坦化程序是化学机械研磨法。9.如申请专利范围第1项所述之制程,其中该些连接元件之接触窗形成之步骤包括:形成一光阻图案于该硬罩幕层上,并在该沟渠预定形成接触开口之位置裸露出介电层表面;以及以该光阻图案为罩幕,蚀刻去除该沟渠下方裸露的介电层,形成一连接该元件的接触开口。10.如申请专利范围第1项所述之制程,其中该导电层是金属层。11.如申请专利范围第10项所述之制程,其中该金属层是选自铜、铝、钨、或铝合金所构成之族群。12.如申请专利范围第11项所述之制程,其中该金属层是以化学气相沉积法、电镀法、或无电电镀法填入。13.如申请专利范围第1项所述之制程,其中在填入该导电层前,更可包括一填入障蔽层之步骤,以增加该导电层与该接触开口内侧之介电层间的附着力。14.如申请专利范围第13项所述之制程,其中该障蔽层是选自钨化钛、氮化钛、钽或锗化铜合金所构成之族群。150.如申请专利范围第1项所述之制程,其中该元件可为MOS或导线。16.一种无边陲衔接双沟渠连接通道之制程,其步骤包括:提供一包含有元件之半导体基底;形成一内金属介电层于该半导体基底上;施一平坦化程序;形成一硬罩幕层于该内金属介电层上;定义该硬罩幕层,在预定形成连接通道的区域形成一长度远大于该些通道而宽度相同的长条形沟渠;形成一光阻图案于该硬罩幕层上,并在该沟渠预定形成接触开口之位置裸露出介电层表面;以该光阻图案为罩幕,蚀刻去除该沟渠下方裸露的介电层,形成一宽度与该沟渠相同且连接该元件的接触开口;以及在该接触开口内填入一导电层,完成无边陲衔接双沟渠连接通道之制程。17.如申请专利范围第16项所述之制程,其中该内金属介电层是二氧化矽层。18.如申请专利范围第16项所述之制程,其中该内金属介电层是伸芳基醚聚合物(polycarylene ether;PAE)。19.如申请专利范围第16项所述之制程,其中该内金属介电层是HSQ(Hydrogen silsesquioxane)。20.如申请专利范围第16项所述之制程,其中该内金属介电层是由低限値层/障蔽层/低阻値层构成的三明治结构所组成。21.如申请专利范围第20项所述之制程,其中该内金属介电层是氧化物/氮化物/氧化物层(ONO)。22.如申请专利范围第16项所述之制程,其中该硬罩幕层是氮化矽层。23.如申请专利范围第16项所述之制程,其中该平坦化程序是化学机械研磨法。24.如申请专利范围第16项所述之制程,其中该导电层是金属层。25.如申请专利范围第24项所述之制程,其中该金属层是选自铜、铝、钨、或铝合金所构成之族群。26.如申请专利范围第25项所述之制程,其中该金属层是以化学气相沉积法、电镀法、或无电电镀法填入。27.如申请专利范围第16项所述之制程,其中在填入该导电层前,更可包括一填入障蔽层之步骤,以增加该导电层与该接触开口内侧之介电层间的附着力。28.如申请专利范围第27项所述之制程,其中该障蔽层是选自钨化钛、氮化钛、钽或锗化铜合金所构成之族群。29.如申请专利范围第16项所述之制程,其中该元件可为MOS或导线。图式简单说明:第一图A至第一图D是剖面示意图,显示一种传统接触窗和内连线的制程。第二图A至第二图E是剖面示意图,显示一种习知的镶嵌式内连导线的制程。第三图A至第三图E是剖面示意图,显示根据本发明之无边陲衔接双沟渠连接通道之制程。 |
