首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD OF LAYOUT OF REDUNDANCY CELLS
摘要
申请公布号 JPH11186396(A) 申请公布日期 1999.07.09
申请号 JP19970357346 申请日期 1997.12.25
申请人 TOSHIBA CORP 发明人 NAKADA SHIGEJI
分类号 H01L21/82;(IPC1-7):H01L21/82 主分类号 H01L21/82
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com