| 主权项 |
1.一种基底触发之静电放电保护电路,用以耦接于一输入焊垫与一内部电路之间,该静电放电保护电路至少包括:一输入级,耦接于该输入焊垫与内部电路之间;一第一N型金氧半电晶体,其中该第一N型金氧半电晶体之汲极耦接至该输入焊垫与该输入级,并将该第一N型金氧半电晶体之闸极接地;一电阻,该电阻之第一端子耦接于该第一N型金氧半电晶体之汲极与基底,并将该电阻之第二端子接地;以及一场氧化元件,该场氧化元件之汲极与该第一N型金氧半电晶体之汲极并接至该输入焊垫与该输入级、该场氧化元件之基底与该第一N型金氧半电晶体之源极与基底并接至该电阻之第一端子,并将该场氧化元件之源极接地;其中,该场氧化元件为一寄生横向双载子接面电晶体,该横向双载子接面电晶体之集极为该场氧化元件之汲极、该横向双载子接面电晶体之射极为该场氧化元件之源极、且该横向双载子接面电晶体之基极为该场氧化元件之基底。2.如申请专利范围第1项所述之静电放电保护电路,其中该输入级为一互补式金氧半电晶体。3.如申请专利范围第1项所述之静电放电保护电路,其中该第一N型金氧半电晶体为一短通道电晶体。4.如申请专利范围第1项所述之静电放电保护电路,其中该第一N型金氧半电晶体的崩溃电压比该场氧化元件的崩溃电压低。5.如申请专利范围第1项所述之静电放电保护电路,其中该基底为一P型基底。6.一种基底触发之静电放电保护电路,用以耦接于一输入焊垫与一内部电路之间,该静电放电保护电路至少包括:一输入级,耦接于该输入焊垫与内部电路之间;一第一N型金氧半电晶体,其中该第一N型金氧半电晶体之汲极耦接至该输入焊垫与该输入级,并将该第一N型金氧半电晶体之闸极接地;一电阻,该电阻之第一端子耦接于该第一N型金氧半电晶体之汲极与基底,并将该电阻之第二端子接地;以及一第二N型金氧半电晶体,该第二N型金氧半电晶体之汲极与该第一N型金氧半电晶体之汲极并接至该输入焊垫与该输入级、该第二N型金氧半电晶体之基底与该第一N型金氧半电晶体之源极与基底并接至该电阻之第一端子,并将该第二N型金氧半电晶体之源极与闸极接地;其中,该第二N型金氧半电晶体为一寄生横向双载子接面电晶体,该横向双载子接面电晶体之集极为该第二N型金氧半电晶体之汲极、该横向双载子接面电晶体之射极为该第二N型金氧半电晶体之源极、且该横向双载子接面电晶体之基极为该第二N型金氧半电晶体之基底。7.如申请专利范围第6项所述之静电放电保护电路,其中该第一N型金氧半电晶体为一短通道电晶体。8.如申请专利范围第6项所述之静电放电保护电路,其中该第二N型金氧半电晶体为一长通道电晶体。9.如申请专利范围第6项所述之静电放电保护电路,其中该第一N型金氧半电晶体的崩溃电压比第二N型金氧半电晶体的崩溃电压低。10.如申请专利范围第6项所述之静电放电保护电路,其中该基底为一P型基底。11.一种基底触发之静电放电保护电路,用以耦接于一输入焊垫与一内部电路之间,该静电放电保护电路至少包括:一输入级,耦接于该输入焊垫与内部电路之间;一第一金氧半电晶体,具有一第一型通道,其中该第一金氧半电晶体之汲极耦接至该输入焊垫与该输入级,并将该第一金氧半电晶体之闸极耦接至一偏压端;一电阻,该电阻之第一端子耦接于该第一金氧半电晶体之汲极与基底,并将该电阻之第二端子耦接至该偏端;以及一第二金氧半电晶体,具有该第一型通道,该第二金氧半电晶体之汲极与该第一金氧半电晶体之汲极并接至该输入焊垫与该输入级、该第二金氧半电晶体之基底与该第一金氧半电晶体之源极与基底并接至该电阻之第一端子,并将该第二金氧半电晶体之源极与闸极耦接至该偏压端;其中,该第二金氧半电晶体为一寄生横向双载子接面电晶体,该横向双载子接面电晶体之集极为该第二金氧半电晶体之汲极、该横向双载子接面电晶体之射极为该第二金氧半电晶体之源极、且该横向双载子接面电晶体之基极为该第二金氧半电晶体之基底。12.如申请专利范围第11项所述之静电放电保护电路,其中该第一型通道为一N型通道。13.如申请专利范围第12项所述之静电放电保护电路,其中该基底为一P型基底。14.如申请专利范围第12项所述之静电放电保护电路,其中该偏压端为地。15.如申请专利范围第11项所述之静电放电保护电路,其中该第一型通道为一P型通道。16.如申请专利范围第15项所述之静电放电保护电路,其中该基底为一N型基底。17.如申请专利范围第15项所述之静电放电保护电路,其中该偏压端为一直流偏压端。18.如申请专利范围第11项所述之静电放电保护电路,其中该第一金氧半电晶体为一短通道电晶体。19.如申请专利范围第11项所述之静电放电保护电路,其中该第二金氧半电晶体为一长通道电晶体。20.如申请专利范围第11项所述之静电放电保护电路,其中该第一金氧半电晶体的崩溃电压比第二金氧半电晶体的崩溃电压低。图式简单说明:第一图绘示乃传统静电放电保护电路图;第二图绘示乃场氧化元件与闸极接地式N型金氧半电晶体之电压-电流特性崩溃曲线图;第三图绘示乃场氧化元件的第二崩溃点电流与基底偏压的相对关系图;第四图绘示依照本发明第一实施例的一种静电放电保护电路图;第五图绘示乃第四图中之静电放电保护电路在深次微米金氧半制程技术下的元件实施图;第六图绘示乃第四图中之静电放电保护电路的另一种元件实施图;第七图绘示依照本发明第二实施例的一种静电放电保护电路图;第八图绘示乃第七图中之静电放电保护电路在深次微米金氧半制程技术下的元件实施图;第九图绘示乃第七图之静电放电保护电路的另一种元件实施图;第十图绘示依照本发明第三实施例的一种静电放电保护电路图;第十一图所示为本发明三实施例中所使用之第一N型金氧半电晶体的电流-电压崩溃特性曲线;第十二图所示为上述实施例中所使用之电阻的电流-电压特性曲线图;第十三图所示为上述实施例中所使用之场氧化元件或第二N型金氧半导体所具有的横向双载子接面电晶体之电流-电压崩溃特性曲线图;以及第十四图所示为依照本发明利用基底触发原理所研发的静电放电保护电路之电流-电压特性曲线图。 |
