| 主权项 |
1.一种半导体积体电路,包括:一中间电位产生电路,用以产生一介于一电源电位和一接地电位之间之中间电位,以施加该中间电位至具有该接地电位之电容之预定节点;至少一P通道MOS电晶体,具有一源极至施加之该电源电位,一汲极连接至该预定节点,及一闸极;及一重设信号产生电路,用以施加该接地电位至该至少一P通道MOS电晶体之该闸极直到电源通电后该电源电位到达该中间电位,而用以施加该电源电位至该至少一P通道MOS电晶体之该闸极俾在该电源电位到达该中间电位后关闭该至少一P通通MOS电晶体。2.如申请专利范围第1项所述之半导体积体电路,其中该预定节点包括一配线;该至少一P通道MOS电晶体包括复数P通道MOS电晶体;及如果电容性的负载分布遍及该配线,该复数P通道MOS电晶体分散且连接遍及该配线。3.如申请专利范第1项所述之半导体积体电路,其中该重设信号产生电路包括一CMOS反相器,其具有一输入端及一输出端连接至该至少一P通道MOS电晶体之该闸极,且在接收该第一电源电位和该第二电源电位即动作;及一通电重设电路,用以施加该第一电源电位至该CMOS反相器之该输入端直到该第一电源电位到达该中间电位,且在该第一电源电位超过该中间电位后用以施加该第二电源电位至该CMOS反相器之该输入端。4.一种半导体积体电路,包括:一中间电位产生电路,用以产生一在一电源电位和一接地电位之间之中间电位,以施加该中间电位至一具有该接地电位之电容之预定节点;至少一P通道MOS电晶体,具有一源极至施加之该电源电位,一汲极连接至该预定节点,及一闸极;及一重设信号产生电路,用以施加该接地电位至该至少一P通通MOS电晶体之该闸极直到电源通电后该预定节点之电位到达该中间电位,及用以施加该电源电位至该至少一P通道MOS电晶体之该闸极俾在该预定节点之电位到达该中间电位后关闭该至少一P通道MOS电晶体。5.如申请专利范围第4项所述之半导体积体电路,其中该预定节点包括一配线;该至少一P通道MOS电晶体包括复数P通道MOS电晶体;及如果电容性的负载分布遍及该配线,该复数P通道MOS电晶体分散且连接遍及该配线。6.如申请专利范第4项所述之半导体积体电路,其中该重设信号产生电路包括一CMOS反相器,其具有一输入端及一输出端连接至该至少一P通道MOS电晶体之该闸极,且在接收该电源电位和该接地电位即动作;及一信号产生电路,用以施加该电源电位至该CMOS反相器之该输入端,直到该预定节点之该电位到达该中间电位,且在该预定节点之该电位超过该中间电位后用以施加该接地电位至该CMOS反相器之该输入端。7.一种半导体积体电路,包括:一预定节点,具有一接地电位之电容;一中间电位产生部,用以产生一介于该接地电位和一电源电位之间之第一中间电位;及一电流镜电路部,其在该预定节点和该中间电位产生部间连接,其由一控制信号及一通电重设信号之或逻辑运算打开及关闭一输出电流之方式形成,且基于自该中间电位产生部接收之该第一中间电位,且放大一需供给至该预定节点之电流,以施加该第二中间电位至该预定节点;其中在电源通电后,当该预定节点之电位几乎到达该第二中间电位时,该通电重设信号改变至一位准,关闭该电流镜电路部。8.如申请专利范围第7项所述之半导体积体电路,其中该电流镜电路部包括:一第一N通道MOS电晶体,其具有一闸极,自该中间电位产生部接收该第一中间电位,一源极,至提供之该接地电位,及一汲极;一第二N通道MOS电晶体,具有一源极,连接至该第一N通道MOS电晶体之该汲极,一闸极,至一提供之该控制信号和该通电重设信号的或逻辑机能,及一汲极;一第一P通道MOS电晶体,具有一源极,至提供之该电源电位,一汲极,连接至该第二N通道MOS电晶体之该汲极,及一闸极,连接至该第二N通通MOS电晶体之该汲极;一第二P通道MOS电晶体,具有一源极,至提供之该电源电位,一闸极,连接至该第一P通道MOS电晶体之该闸极,一汲极;一第三N通道MOS电晶体,具有一源极,至其提供之该接地电位,一闸极,连接至该第二P通道MOS电晶体之该汲极,及一汲极,连接至该第二P通通MOS电晶体之该汲极;及转移闸,其在该预定节点和该第二P通道MOS电晶体之该汲极间,且被该控制信号及该通电重设信号之该或逻辑机能控制。图式简单说明:第一图系方块图,其绘示本发明之第一实施例之半导体积体电路的部分构成;第二图系波形图,用以说明第一图所示之半导体积体电路的动作;第三图系电路图,用以说明第一图所示之中间电位产生电路的构成之一例;第四图系电路图,用以说明第一图所示之通电检测电路的构成之一例;第五图系方块图,其绘示本发明之第二实施例之半导体积体电路的部分构成;第六图系方块图,其绘示本发明之第三实施例之半导体积体电路的部分构成;第七图系方块图,用以说明本发明之第四实施例;第八图系方块图,其绘示本发明之本发明之第四实施例之半导体积体电路的部分构成;第九图系电路图,其绘示第七图及第八图所示之中间电位产生电路的构成之一例;第十图系波形图,用以说明第七图所示之半导体积体电路的动作;第十一图系波形图,其绘示第八图所示之通电重设信号;第十二图系波形图,用以说明第八图所示之中间电位产生电路的动作;第十三图系方块图,其绘示依习知技术使用中间电位之半导体积体电路之构成的一例;第十四图系电路图,其绘示第十三图所示之具较大驱动能力之中间电位产生电路之构成;第十五图系电路图,其绘示第十三图所示之具较小驱动能力之中间电位产生电路之构成;第十六图系波形图,用以说明第十三图所示之半导体积体电路的动作;第十七图系方块图,其绘示依习知技术使用中间电位之半导体积体电路之构成的另一例;第十八图系波形图,用以说明第十七图所示之半导体积体电路的动作。 |
