| 主权项 |
1.一种于积体电路中制作含铜积体电路结构的方法,至少包含:提供一基材层;制作一含镍导线层于基材上;且制作含铜导线层于含镍导线层上。2.如申请专利范围第1项所述的方法,其中上述的基材层包含导线层、半导体层和绝缘层。3.如申请专利范围第1项所述的方法,其中上述的含镍导线层的厚度约为100-200nm。4.如申请专利范围第1项所述的方法,其中上述的含镍导体层的磷含量为3.2-4.8wt%。5.如申请专利范围第1项所述的方法,其中上述的含镍导体层可作为扩散障碍层以阻止含铜导线层与基材间的铜原子扩散。6.一种于积体电路中制作含铜导线积体电路结构的方法,至少包含:提供一基材层;经由无电镀法制作含镍导体层于基材层之上;活化含镍导体层的表面;且经由无电镀法制作含铜导线于含镍导体层之上。7.如申请专利范围第6项所述的方法,其中上述的含铜积体电路结构是指含铜积体电路电感结构。8.如申请专利范围第7项所述的方法,其中基材层包括矽基材层和二氧化矽基材层。9.如申请专利范围第6项所述的方法,其中:含镍导体层的厚度约为100-200nm;含镍导体层的磷含量约为3.2-4.8wt%。10.如申请专利范围第9项所述的方法,其中析镀无电镀镍层所使用的无电镀镍溶液,至少包括:25-35g/L硫酸镍;5-10g/L次磷酸钠;64-80g/L柠檬酸钠;40-50g/L氯化铵。11.如申请专利范围第6项所述的方法,其中上述的含镍导线层的活化液,至少包含:0.1-0.2g/L钯盐;200-300g/L氢氟酸;450-550g/L冰醋酸。12.如申请专利范围第6项所述的方法,其中析镀含铜导线的无电镀铜液中是以镍离子做为提升自催化反应的离子。13.如申请专利范围第12项所述的方法,其中:含铜导线层的厚度约为800-1200nm;含铜导线层的磷含量为2-3wt%;含铜导线层的镍含量为2-3wt%。14.如申请专利范围第13项所述的方法,其中含铜导线层的无电镀铜溶液,至少包含:7-10g/L硫酸铜;15-20g/L柠檬酸钠;7.5-11.5g/L次磷酸钠;7.5-12.5g/L硼酸;和0.35-0.75g/L硫酸镍。15.如申请专利范围第6项所述的方法,其更进一步的至少包含了析镀含镍导线层之前先制作一复晶矽层于半导体基材上,其中:含镍导体层析镀于复晶矽层之上,且复晶矽层厚度为100至300nm。16.如申请专利范围第15项所述的方法,其中:复晶矽层可作为黏合层;含镍导体层可作为扩散障碍层。17.如申请专利范围第6项所述的方法,其更进一步的至少包含了于含铜导线层的四周析镀含镍导体层。18.一种含铜积体电路结构的积体电路,至少包含:基材层;制作含镍导线于基材层上;且制作含铜导线于含镍导线层上。19.如申请专利范围第18项所述的积体电路,其中于积体电路中含铜积体电路结构是指含铜积体电路电感结构。20.如申请专利范围第19项所述的积体电路,其中基材层可以是矽基材层和二氧化矽基材层的组合。21.如申请专利范围第18项所述的积体电路,其中:含镍导线层的厚度约为100-200nm;含镍导线层的磷含量为3.2-4.8wt%。22.如申请专利范围第18项所述的积体电路,其中:含铜导线层的厚度约为800-1200nm;含铜导线层的磷含量为2-3wt%;含铜导线层的镍含量为2-3wt%。23.如申请专利范围第18项所述的积体电路,其中可进一步于含铜导线的上面及两侧制作含镍导体层。图式简单说明:第一图至第六图为在基材上制作含铜的积体电路电感结构的各个制程的横截面图。第七图显示为对照第六图的含铜积体电路电感结构的平面图。 |
