| 摘要 |
SE PRESENTA UN ADC (18) QUE INCLUYE UN COMPARADOR (40) QUE SITUA, BIT POR BIT, UN REGISTRO BINARIO DE APROXIMACION SUCESIVA (42). SE SUMINISTRAN MEDIOS DE REALIMENTACION (42, 44, 48) PARA REALIZAR LA AUTODERIVACION, AUTOCALIBRACION, Y LA COMPENSACION EQUILIBRADA DENTRO DEL ADC. EL ADC SE AJUSTA A UN ALTO GRADO DE EXACTITUD DE FORMA AUTOMATICA MEDIANTE LA REFERENCIA CON UNA TENSION MAESTRA DE REFERENCIA. UN NUMERO DE ADCS IDENTICOS (18) SE CONECTAN EN PARALELO PARA SUMINISTRAR UNA VELOCIDAD DE MUESTREO EQUILIBRADA. LA ARQUITECTURA DEL ADC COMPENSA LAS DIFERENCIAS DE TOLERANCIA PARA LOS COMPONENTES, PARA EL RUIDO DE MODO COMUN, Y PARA LOS EFECTOS PARASITARIOS SECUNDARIOS. EL ADC FUNCIONA CON UNA ALTA RESOLUCION Y A UNA ALTA VELOCIDAD (POR EJ. 10 BITS A 50 MHZ), Y PUEDE IMPLEMENTARSE EN LA TECNOLOGIA MOS CON UN BUEN RENDIMIENTO DE CIRCUITO INTEGRADO Y ES COMPATIBLE CON LOS NUEVOS ASICS.
|
