| 主权项 |
1.一种动态随机存取记忆体之电路结构,包括:一场效电晶体,包括一闸极、一源极与一汲极;以及一电容器,包括一下电极与一上电极,其中该上电极电性连接至该闸极,该下电极电性连接至该场效电晶体之该汲极。2.如申请专利范围第1项所述之电路结构,更包括一位元线电性连接至该场效电晶体之该源极。3.如申请专利范围第1项所述之电路结构,更包括一字元线电性连接至该场效电晶体之该闸极。4.如申请专利范围第1项所述之电路结构,其中系以该闸极作为该上电极。5.一种动态随机存取记忆体之电路结构,包括:一场效电晶体,该场效电晶体包括一闸极、一源极与一汲极;一电容器,该电容器包括一下电极与一上电极,其中该上电极电性连接至该闸极,该下电极电性连接至该场效电晶体之该汲极;一位元线电性连接至该场效电晶体之该源极;以及一字元线电性连接至该场效电晶体之该闸极。6.如申请专利范围第5项所述之电路结构,其中系以该闸极作为该上电极。7.一种沟渠式电容器,包括:一基底,该基底中有一第一开口;一电容器配置于该第一开口中,该电容器包括一第一电极覆盖于该第一开口所裸露之该基底表面、一介电膜层覆盖于该第一电极上与一第二电极覆盖于该介电膜层上;一绝缘层配置于该电容器之部分表面;一导体插塞配置于该绝缘层中,与该第二电极电性连接;以及一场效电晶体配置于该基底上,该场效电晶体包括一闸极,与配置于该闸极二侧外之该基底中的一源极与一汲极,且该汲极与该第一电极电性连接,该闸极透过该导体插塞与该第二电极电性连接。8.一种动态随机存取记忆体,包括:一基底;一场效电晶体配置于该基底上,该场效电晶体包括一闸极以及配置于该闸极两侧外之该基底中的一源极与一汲极;一介电层覆盖于该基底与该闸极上,该介电层中有一第一开口裸露出该闸极与一第二开口裸露出该汲极;一第一导电层覆盖于该介电层上,至少覆盖该汲极上方而未覆盖该闸极上方,且填充于该介电层之该第二开口中,与该汲极电性连接,但裸露出该第一开口;一介电膜层覆盖于该第一导电层上;以及一第二导电层覆盖该介电层与该介电膜层,且至少覆盖该汲极与该闸极上方,填充于该介电层之该第一开口中,与该闸极电性连接。9.一种动态随机存取记忆体,包括:一基底;一场效电晶体配置于该基底上,该场效电晶体包括一闸极以及配置于该闸极两侧之一源极与一汲极;一介电膜层设置于该基底与该闸极上,该介电膜层有一开口裸露出该汲极区;以及一导电层,配置于该开口中,与该汲极电性连接,并且至少延伸至完全覆盖于该闸极上之该介电层上。10.如申请专利范围第9项所述之动态随机存取记忆体,其中该介电膜层之厚度约为10A-60A之间。11.如申请专利范围第9项所述之动态随机存取记忆体,其中该介电膜层之材质包括二氧化矽/氮化矽/二氧化矽。12.如申请专利范围第9项所述之动态随机存取记忆体,其中该介电膜层之材质包括五氧化二钽。13.如申请专利范围第9项所述之动态随机存取记忆体,其中该介电膜层之材质包括PZT。图式简单说明:第一图为习知一种动态随机存取记忆体元件之记忆胞的电路示意图;第二图为习知一种动态随机存取记忆体元件之剖面图;第三图为依照本发明较佳实施例的动态随机存取记忆体元件之记忆胞的电路示意图;第四图A至第四图C,其绘示依照本发明第一较佳实施例的动态随机存取记忆体的制造流程图;第五图绘示依照本发明第二较佳实施例的动态随机存取记忆体的制造流程图;以及第六图绘示依照本发明第三较佳实施例的动态随机存取记忆体的制造流程图。 |
