| 主权项 |
1.一种管路处理器,用以执行一预期分支指令,该分支指令定义至少一指令,该指令在控制流程被改变前,在预期性分支指令被下达后,系顺序地被执行,该处理机,包括:一程式计数器,用以保留将被撷取的一指令位址;一指令记忆体,用以输出对应于由程式计数器所保留的位址之一指令;一指令暂存器,用以撷取并保留来自指令记忆体之指令输出;一指令解码段,用以将由指令暂存器所保留的指令解码,因而判断该指令是否为预期性分支指令;一计数器段,用以保留一计数値及将该计数値与一预定临界値作比较,该计数値被启始为由预期性分支指令所定义之数字且与程式计数器的累加同步地被减少;一加法器,用以累加由程式计数器所保留的位址并将经累加之位址提供作为一序列指令位址;一分支目标位址暂存器,用以提供预期性分支指令的一分支目标位址;及一选择器,用以依照由计数器段所获得的一比较结果选择预期性分支指令的序列指令位址及分支目标地址之一。2.如申请专利范围第1项中所述的一管路处理器,其中该预期性分支指令包括:用以储存指示一种指令的一运算码的一区域;用以指明分支目标位址的一区域;及用以储存在预期性分支指令被下达后而在控制流被改变前被连续地执行的至少一指令之数量的区域。3.如申请专利范围第1项中所述的一管路处理器,其中该预定临界値等于用以捕捉一指令所需的周期数。4.如申请专利范围第1项中所述的一管路处理器,其中在计数器値等于预定临界値的情况下,计数器段将一选择预测分支指令的分支目标位址的选择信号输出至选择器。5.如申请专利范围第1项中所述的一管路处理器,其中在由预期性分支指令所定义的数字小于预定临界値时,计数器段输出一选择信号至选择器,该信号系选择预期分支指令之分支目标位址。6.如申请专利范围第1项中所述的一管路处理器,其中在由预期性分支指令所定义的数字小于预定临界値时,计数器段输出一取消由指令暂存器所保留的指令之取消信号至指令暂存器。7.如申请专利范围第1项中所述的一管路处理器,更包括一用以判断控制流是否改变为预期性分支指令的一条件判断段,其中当计数器値到达该预定値时,计数器段输出一定义判断控制流是否改变为预期性分支指令的时序之一信号至条件判断段。8.如申请专利范围第7项中所述的一管路处理器,其中在条件判断段判断控制流是否改变为预期性分支指令的情况下,条件判断段输出一取消由指令暂存器所保留的指令至指令暂存器并输出一取消将由指令解码段作解码的一指令的信号至指令解码段。图式简单说明:第一图为显示依照本发明的一管路处理器100的结构的一方块图。第二图为显示用于该管路处理器100中的一分支指令的一格式之格式图。第三图为显示一计数器段4的一结构的一方块图。第四图显示一控制信号产生段38之结构的一方块图;而第四图B为显示在控制信号产生段38中的信号之波形的波型图。第五图A为显示一包括一预期性分支指令的一程式码序列的一图,而第五图B为说明在A=2及B=3的情况下之管路处理器100的作业之时序图。第六图为说明在A=3及B=3的情况下之管路处理器100的作业之时序图。第七图为说明在A=3及B=2的情况下之管路处理器100的作业之时序图。第八图为说明在A=3的情况下之传统管路处理器100的作业之时序图。第九图为一显示一条件判断段13的一构造的一方块图。第十图A为一显示一包括一传统分支指令的一程式码序列的一简图而第十图B为显示一包括一预期性分支指令的一程式码的一简图。第十一图为一显示使用BTB的传统处理器的一结构的方块图。第十二图为显示一BTB的一示范格式的一简图。 |
