| 主权项 |
1.一种半导体记忆元件,该记忆装置包括:具有一第一导电层、一第二导电层及一闸极之一电晶体;一第一绝缘膜形成于该电晶体上;一第一孔穴定义于位于该第一导电层上之该第一绝缘膜;一电容器,该电容器包括:一第一电极,该第一电极具备一膜上延伸电极部份,此部份透过该第一孔穴连结至该第一导电层,并延伸于该第一绝缘膜之上;另具备一电极部份,此部份延伸之外形如车盖状,从该膜上延伸电极部份突向一第一方向,该第一方向即垂直于该第一绝缘膜之一主要表面之方向;并向垂直该第一方向之一第二方向延伸;一第二绝缘膜形成于该第一电极之一裸露表面;一第二电极形成于该第二绝缘膜之一裸露表面;一第二孔穴定义于位于该第二导电层上之该第一绝缘膜;以及一位元线透过该第二孔穴连结至该第二导电层;具备该车盖型延伸电极部份之该半导体记忆元件,其中由上方投视之投影图中,沿第二方向延伸之距离,小于由上方投视之投影图中,该电容器沿该第二方向延伸之距离。2.如申请专利范围第1项所述之半导体记忆元件,其中该车盖型延伸电极部份,其由上方投视之投影图面积,小于该电容器由上方投视之投影图之面积。3.如申请专利范围第1项所述之半导体记忆元件,其中该车盖型延伸电极部份,其由上方投视之投影图,包含于该电容器由上方投视之投影图之范围中。4.如申请专利范围第1项所述之半导体记忆元件,其中该车盖型延伸电极部份,只从相对于该第一孔穴、该第二孔穴定义侧对面之该膜上延伸电极部份突出。5.如申请专利范围第1项所述之半导体记忆元件,其中该车盖型延伸电极部份自该第一孔穴两边之该膜上延伸电极部份突出。6.如申请专利范围第1至第5项中任一项所述之半导体记忆元件,其中该膜上延伸电极部份与该第一绝缘膜之一上表面相隔离。7.如申请专利范围第1至第5项中任一项所述之半导体记忆元件,其中该第一或第二电极中,其邻接该第二绝缘膜、并平行于该半导体记忆元件之一主要表面之一表面,其外形包含凸面及凹面之任一种。8.如申请专利范围第6项所述之半导体记忆元件,其中该第一或第二电极中,其邻接该第二绝缘膜、并平行于该半导体记忆元件之一主要表面之一表面,其外形包含凸面及凹面之任一种。9.如申请专利范围第1至第5项中任一项所述之半导体记忆元件,其中该膜上延伸电极部份或该车盖型延伸电极部份,其邻接该第二绝缘膜之一表面,外形包含凸面及凹面之任一种。10.如申请专利范围第6项所述之半导体记忆元件,其中该膜上延伸电极部份或该车盖型延伸电极部份,其邻接该第二绝缘膜之一表面,外形包含凸面及凹面之任一种。11.一半导体记忆元件制造方法,包含下列步骤:形成一电晶体,该电晶体在一半导体基底上包含一第一导电层、一第二导电层与一闸极,且在该电晶体上堆叠一第一绝缘膜与一阻障绝缘膜;在该第一绝缘膜与该阻障绝缘膜上定义一第一孔穴,以露出该第一导电层之一部份;形成作为一第一电极之一第一导电膜,其范围为:从该阻障绝缘膜之一裸露表面的一部份,到露出该第一孔穴之该第一导电层;在该第一导电膜上形成一第一牺牲膜;形成作为该第一电极之一第二导电膜,以露出该第一牺牲膜之一部份;移除该第一牺牲膜;形成一第二绝缘膜,以覆盖该第一、第二导电膜裸露的部份;形成作为一第二电极之一第三导电膜,以覆盖该第二绝缘膜之一裸露的部份;在该绝缘膜与该阻障绝缘膜上定义一第二孔穴,以露出该第二导电膜之一部份;在该第二孔穴中埋置一导电物质。12.如申请专利范围第11项所述之制造方法,其中第5步骤系形成作为第一电极之该第二导电膜,以分别覆盖该第一牺牲膜、该第一导电膜与该阻障绝缘膜裸露的部份。13.如申请专利范围第11项所述之制造方法,其中当该第一电极形成时,该第3至第5步骤包含下列步骤:形成作为一第一电极之一第一导电膜,其范围为:从该阻障绝缘膜之一裸露表面的一部份,到露出该第一孔穴之该第一导电层;在该第一导电膜裸露之表面,形成一第一牺牲膜;分别移除部份之该第一牺牲膜、该第一导电膜,以露出该阻障绝缘膜之一部份;形成作为第一电极之一第二导电膜,以覆盖该裸露的第一牺牲膜、第一导电膜及阻障绝缘膜;以及移除该第二导电膜,以分别露出部份之该阻障绝缘膜、该第一牺牲膜与该第一导电膜。14.如申请专利范围第13项所述之制造方法,其中第5步骤系移除位于该第二孔穴定义侧之该第二导电膜,以露出部份之该阻障绝缘膜、该第一牺牲膜与该第一导电膜。15.如申请专利范围第13项所述之制造方法,其中第5步骤系移除该第二导电膜,以覆盖该第一牺牲膜上表面的一部份,及该第一牺牲膜之第二侧壁,此第二侧壁位于靠第二孔穴侧之第一侧壁的对面。16.如申请事利范围第11项所述之制造方法,其中第5步骤系形成该第二导电膜,以至少覆盖该第一牺牲膜之上表面与该第一牺牲膜之该第一与第二侧壁。17.如申请专利范围第11至16项中任一项所述之制造方法,包含下列步骤:在该阻障绝缘层上形成一第二牺牲膜;在该第一绝缘膜、该阻障绝缘膜与该第二牺牲膜上定义该第一孔穴,以露出该第一导电层之一部份;形成作为一第一电极之该第一导电膜,其范围为:从该第二牺牲膜之一裸露表面的一部份,到露出该第一孔穴之该第一导电层;以及移除该第二牺牲膜。18.如申请专利范围第17项所述之制造方法,包含下列步骤:形成作为该第一电极之该第二导电膜,以分别覆盖部份之该裸露的第一牺牲膜、第一导电膜与第二牺牲膜。19.如申请专利范围第17项所述之制造方法,包含下列步骤:形成作为该第一电极之该第二导电膜,以覆盖该第一牺牲膜裸露部份之上表面、第二侧壁以及该第二牺牲膜。20.如申请专利范围第17项所述之制造方法,包含下列步骤:形成作为该第一电极之该第二导电膜,以至少覆盖该裸露之第一牺牲膜之上表面及第一、第二侧壁。21.如申请专利范围第17项所述之制造方法,其中形成该第一电极之形成方法,包含下列步骤:形成作为一第一电极之一第一导电膜,其范围为:从该第二牺牲膜之一裸露表面,到露出该第一孔穴之该第一导电层;分别移除该第一牺牲膜与该第一导电膜,以露出该第二牺牲膜之一部份;形成作为该第一电极之该第二导电膜,以覆盖该裸露的第二牺牲膜、第一导电膜与第一牺牲膜;以及移除该第二导电膜,以分别露出部份之该第一牺牲膜、该第二牺牲膜与该第一导电膜。22.如申请专利范围第21项所述之制造方法,其中第4步骤系移除位于该第二孔穴定义侧之该第二导电膜,以露出部份之该第二牺牲膜、该第一牺牲膜与该第一导电膜。23.如申请专利范围第11至16项中任一项所述之制造方法,包含下列步骤:在该第一导电膜裸露表面的一部份上,形成一粗糙表面膜;在该粗糙表面膜与该第一导电膜上形成该第一牺牲膜;以及形成该第二绝缘膜,以覆盖裸露之该第一导电膜、该第二导电膜与该粗糙表面膜。24.如申请专利范围第23项所述之制造方法,包含下列步骤:形成作为该第一电极之该第二导电膜,以至少分别覆盖该部份裸露之该第一牺牲膜、该粗糙表面膜、该第一导电膜及该阻障绝缘膜。25.如申请专利范围第23项所述之制造方法,其中形成该第一电极之该步骤包含下列步骤:在该第一导电膜之一上表面上形成一粗糙表面膜;在该粗糙表面膜与该第一导电膜裸露之表面上形成该第一牺牲膜;分别移除部份之该第一牺牲膜、该粗糙表面膜与该第一导电膜,以露出该阻障绝缘膜之一部份;形成作为该第一电极之该第二导电膜,以覆盖该裸露之第一牺牲膜、粗糙表面膜、第一导电膜与阻障绝缘膜;以及移除该第二材料,以分别露出部份之该阻障绝缘膜、该第一牺牲膜与该第一导电膜。26.如申请专利范围第23项所述之制造方法,其中该粗糙表面膜为一SOG膜。27.如申请专利范围第11至16项中任一项所述之制造方法,包含下列步骤:在一半导体基底上形成一第一导电层与一第二导电层,并在该第一、第二导电层上形成一第一绝缘膜与一闸极,以形成一电晶体;接着在该第一绝缘膜上连续地形成一粗糙表面膜与一阻障绝缘膜;在该第一绝缘膜、该粗糙表面膜与该阻障绝缘膜上定义一第一孔穴,以露出一部份之该第一导电层;以及在该第一绝缘膜、该粗糙表面膜与该阻障绝缘膜上定义一第二孔穴,以露出一部份之该第二导电层。28.如申请专利范围第11至16项中任一项所述之制造方法,包含下列步骤:在半导体基底上形成一第一导电层与一第二导电层,并在该第一、第二导电层上形成一第一绝缘膜与一闸极,以形成一电晶体;接着在该第一绝缘膜上堆叠一第三绝缘膜;蚀刻该第三绝缘膜,以使该第三绝缘膜之表面呈不规则状;在该表面呈不规则状之该第三绝缘膜上形成该阻障绝缘膜;在该第一绝缘膜、该第三绝缘膜与该阻障绝缘膜上定义一第一孔穴,以露出一部份之该第一导电层;以及在该第一绝缘膜、该第三绝缘膜与该阻障绝缘膜上定义一第二孔穴,以露出一部份之该第二导电层。29.如申请专利范围第28项所述之制造方法,其中该第三绝缘膜为一SOG膜。30.如申请专利范围第18至22项中任一项所述之制造方法,包含下列步骤:在该第一导电膜一部份裸露之表面上形成一粗糙表面膜;在该粗糙表面膜与该第一导电膜上形成该第一牺牲膜;以及形成一第二绝缘膜,以覆盖部份裸露之该第一导电膜、该第二导电膜与该粗糙表面膜。31.如申请专利范围第17项所述之制造方法,包含下列步骤:在该第一导电膜一部份裸露之表面上形成一粗糙表面膜;在该粗糙表面膜与该第一导电膜上形成该第一牺牲膜;以及形成一第二绝缘膜,以覆盖部份裸露之该第一导电膜、该第二导电膜与该粗糙表面膜。32.如申请专利范围第30项所述之制造方法,包含下列步骤:形成作为该第一电极之该第二导电膜,以至少分别覆盖部份之裸露的该第一牺牲膜、该粗糙表面膜、该第一导电膜与该阻障绝缘膜。33.如申请专利范围第30项所述之制造方法,其中形成该第一电极之该步骤,包含下列步骤:在该第一导电膜之一上表面上形成该粗糙表面膜;在该粗糙表面膜与该第一导电膜裸露之表面上,形成该第一牺牲膜;分别移除部份之该第一牺牲膜、该粗糙表面膜与该第一绝缘膜,以露出部份之该阻障绝缘膜;形成作为该第一电极之该第二导电膜,以覆盖裸露之该第一牺牲膜、该粗糙表面膜、该第一导电膜与该阻障绝缘膜;以及移除该第二导电膜,以分别露出部份之该阻障绝缘膜、该第一牺牲膜与该第一导电膜。34.如申请专利范围第30项所述之制造方法,其中该粗糙表面膜为一SOG膜。35.如申请专利范围第31项所述之制造方法,包含下列步骤:形成作为该第一电极之该第二导电膜,以至少分别覆盖部份之裸露的该第一牺牲膜、该粗糙表面膜、该第一导电膜与该阻障绝缘膜。36.如申请专利范围第31项所述之制造方法,其中形成该第一电极之该步骤,包含下列步骤:在该第一导电膜之一上表面上形成该粗糙表面膜;在该粗糙表面膜与该第一导电膜裸露之表面上,形成该第一牺牲膜;分别移除部份之该第一牺牲膜、该粗糙表面膜与该第一绝缘膜,以露出部份之该阻障绝缘膜;形成作为该第一电极之该第二导电膜,以覆盖裸露之该第一牺牲膜、该粗糙表面膜、该第一导电膜与该阻障绝缘膜;以及移除该第二导电膜,以分别露出部份之该阻障绝缘膜、该第一牺牲膜与该第一导电膜。37.如申请专利范围第31项所述之制造方法,其中该粗糙表面膜为一SOG膜。38.如申请专利范围第18至22项中任一项所述之制造方法,包含下列步骤:在一半导体基底上形成一第一导电层与一第二导电层,并在该第一、第二导电层上形成一第一绝缘膜与一闸极,以形成一电晶体;接着在该第一绝缘膜上堆叠一粗糙表面膜、一阻障绝缘膜与一第二牺牲膜;在该第一绝缘膜、该粗糙表面膜、该阻障绝缘膜与该第二牺牲膜上定义一第一孔穴,以露出部份之该第一导电层;以及在该第一绝缘膜、该粗糙表面膜与该阻障绝缘膜上定义一第二孔穴,以露出部份之该第二导电层。39.如申请专利范围第17项所述之制造方法,包含下列步骤:在一半导体基底上形成一第一导电层与一第二导电层,并在该第一、第二导电层上形成一第一绝缘膜与一闸极,以形成一电晶体;接着在该第一绝缘膜上堆叠一粗糙表面膜、一阻障绝缘膜与一第二牺牲膜;在该第一绝缘膜、该粗糙表面膜、该阻障绝缘膜与该第二牺牲膜上定义一第一孔穴,以露出部份之该第一导电层;以及在该第一绝缘膜、该粗糙表面膜与该阻障绝缘膜上定义一第二孔穴,以露出部份之该第二导电层。40.如申请专利范围第38项所述之制造方法,包含下列步骤:在一半导体基底上形成一第一导电层与一第二导电层,并在该第一、第二导电层上形成一第一绝缘膜与一闸极,以形成一电晶体;接着在该第一绝缘膜上连续堆叠一第三绝缘膜、一阻障绝缘膜与一第二牺牲膜;蚀刻该第三绝缘膜,以使该第三绝缘膜之表面呈不规则状;以及在该表面呈不规则状之该第三绝缘膜上形成该阻障绝缘膜。41.如申请专利范围第38项所述之制造方法,其中该第三绝缘膜为一SOG膜。42.如申请专利范围第39项所述之制造方法,包含下列步骤:在一半导体基底上形成一第一导电层与一第二导电层,并在该第一、第二导电层上形成一第一绝缘膜与一闸极,以形成一电晶体;接着在该第一绝缘膜上连续堆叠一第三绝缘膜、一阻障绝缘膜与一第二牺牲膜;蚀刻该第三绝缘膜,以使该第三绝缘膜之表面呈不规则状;以及在该表面呈不规则状之该第三绝缘膜上形成该阻障绝缘膜。43.如申请专利范围第39项所述之制造方法,其中该第三绝缘膜为一SOG膜。44.一适用于一半导体记忆元件之堆叠型电容器结构,其中构成一电容器之一储电点,透过一定义于一绝缘膜之第一孔穴,连结至一第一导电层;且该储电点包含一结构,此结构有一延伸至一位于该绝缘膜上方之电容器区域之膜上延伸部份,及一自该膜上延伸部份突出之鳍型电极部份;该鳍型电极部份位于该电容器区域之范围内,故其所占有之区域小于该电容器区域。45.如申请专利范围第44项所述之堆叠型电容器结构,在该结构中有一位元线透过一定义于该绝缘膜上之第二孔穴,连结至一第二导电层;而其中该鳍型电极部份则于该第二孔穴侧与膜上延伸部份相隔离。46.如申请专利范围第45项所述之堆叠型电容器结构,其中该鳍型电极部份呈屋顶状,自该第二孔穴侧的对边开始从该膜上延伸部份突出,延伸至该第二孔穴时则与该膜上延伸部份隔离。47.如申请专利范围第44项所述之堆叠型电容器结构,在该结构中有一位元线透过一定义于该绝缘膜上之第二孔穴,连结至一第二导电层;而其中该鳍型电极部份呈车盖状,自该第二孔穴侧的对边开始从该膜上延伸部份突出,并在该第二孔穴侧与该膜上延伸部份连结。48.如申请专利范围第44至47项中任一项所述之堆叠型电容器结构,其中该膜上延伸部份之一下表面与该绝缘膜之一上表面相隔离。49.如申请专利范围第44至47项中任一项所述之堆叠型电容器结构,其中该膜上延伸部份与该鳍型电极部份之表面分别呈不规则状。50.如申请专利范围第48项所述之堆叠型电容器结构,其中该膜上延伸部份与该鳍型电极部份之表面分别呈不规则状。51.一适用于一半导体记忆元件之电容器结构制造方法,其中构成一电容器之一储电点,透过定义于一绝缘膜之一第一孔穴,连结至一第一导电层;以及透过一定义于该绝缘膜之一第二孔穴,连结至一第二导电层之一位元线;形成该电容器结构之该储电点,包含下列步骤:(a1)在一半导体基底上之该第一及该第二导电层上,连续地堆叠该绝缘膜与一阻障膜;(a2)在位于该第一导电层之上之该绝缘膜、该阻障膜区域上,定义该第一孔穴;(a3)在该阻障膜之一上表面,与自该第一孔穴裸露之该第一导电层上,形成一第一储电点材料膜;(a4)在该第一储电点材料膜之一上表面,形成一第一牺牲膜;(a5)微影蚀刻该第一牺牲膜与该第一储电点材料膜;(a6)以一第二储电点材料膜,覆盖该微影蚀刻后之第一牺牲膜与该第一储电点材料膜;(a7)微影蚀刻该第二储电点材料膜,以露出该第一牺牲膜;(a8)移除该第一牺牲膜;(a9)在该第一、第二储电点材料膜之表面上,形成一介电膜;以及(a10)在该介电膜上,形成一胞极板材料膜。52.如申请专利范围第51项所述之制造方法,其中(a7)步骤系移除一部份之该第二储电点材料膜,以露出位于该第二孔穴定义侧之该第一牺牲膜。53.一适用于一半导体记忆元件之电容器结构制造方法,其中构成一电容器之一储电点,透过定义于一绝缘膜之一第一孔穴,连结至一第一导电层;以及透过一定义于该绝缘膜之一第二孔穴,连结至一第二导电层之一位元线;形成该电容器结构之储电点,包含下列步骤:(b1)在一半导体基底上之该第一及该第二导电层上,连续地堆叠该绝缘膜、一阻障膜与一第二牺牲膜;(b2)在位于该第一导电层之上之该绝缘膜、该阻障膜与该第二牺牲膜区域上,定义该第一孔穴;(b3)在该第二牺牲膜之一上表面,与自该第一孔穴裸露之该第一导电层上,形成一第一储电点材料膜;(b4)在该第一储电点材料膜之一上表面,形成一第一牺牲膜;(b5)微影蚀刻该第一牺牲膜与该第一储电点材料膜;(b6)以一第二储电点材料膜,覆盖该微影蚀刻后之第一牺牲膜与该第一储电点材料膜;(b7)微影蚀刻该第二储电点材料膜,以露出该第一牺牲膜;(b8)移除该第一牺牲膜;(b9)移除该第二牺牲膜;(b10)在该第一、第二储电点材料膜之表面上,形成一介电膜;(b11)在该介电膜上,形成一胞极板材料膜。54.如申请专利范围第53项所述之制造方法,其中(b7)步骤系移除该第二储电点材料膜,以露出位于该第二孔穴定义侧之该第一牺牲膜。55.一适用于一半导体记忆元件之电容器结构制造方法,其中构成一电容器之一储电点,透过定义于一绝缘膜之一第一孔穴,连结至一第一导电层;以及透过定义于该绝缘膜之一第二孔穴,连结至一第二导电层之一位元线;形成该电容器结构之储电点,包含下列步骤:(c1)在一半导体基底上之该第一及第二导电层上,连续地堆叠该绝缘膜与一阻障膜;(c2)在位于该第一导电层之上之该绝缘膜、该阻障膜与该第二牺牲膜区域上,定义该第一孔穴;(c3)在该阻障膜之一上表面,与自该第一孔穴裸露之该第一导电层上,形成一第一储电点材料膜;(c4)在形成于该阻障膜上表面之该储电点材料膜之一上表面上,形成一粗糙表面膜;(c5)在该粗糙表面膜与该第一储电点材料膜之上表面上,形成一第一牺牲膜;(c6)微影蚀刻该粗糙表面膜、该第一牺牲膜与该第一储电点材料膜;(c7)以一第二储电点材料膜,覆盖该微影蚀刻后之粗糙表面膜、第一牺牲膜与第一储电点材料膜;(c8)微影蚀刻该第二储电点材料膜,以露出该第一牺牲膜;(c9)移除该第一牺牲膜;(c10)在该粗糙表面膜、该第一及该第二储电点材料膜之表面上,形成一介电膜;以及(c11)在该介电膜上,形成一胞极板材料膜。56.如申请专利范围第55项所述之制造方法,其中(c8)步骤为系移除该第二储电点材料膜,以露出位于该第二孔穴定义侧之该第一牺牲膜。57.一适用于一半导体记忆元件之电容器结构制造方法,其中构成一电容器之一储电点,透过定义于一绝缘膜之一第一孔穴,连结至一第一导电层;以及透过定义于该绝缘膜之一第二孔穴,连结至一第二导电层之一位元线;形成该电容器结构之储电点,包含下列步骤:(d1)用以在一半导体基底上之该第一及该第二导电层上,连续地堆叠该绝缘膜、一粗糙表面膜与一阻障膜;(d2)在位于该第一导电层之上之该绝缘膜、该粗糙表面膜与该阻障膜区域上,定义该第一孔穴;(d3)在该阻障膜之一上表面,与自该第一孔穴裸露之该第一导电层上,形成一第一储电点材料膜;(d4)在该阻障膜与该第一储电点材料膜之该上表面上,形成一第一牺牲膜;(d5)微影蚀刻该第一牺牲膜与该第一储电点材料膜;(d6)以一第二储电点材料膜,覆盖该微影蚀刻后之第一牺牲膜与第一储电点材料膜;(d7)微影蚀刻该第二储电点材料膜,以露出该第一牺牲膜;(d8)移除该第一牺牲膜;(d9)在该第一及第二储电点材料膜之表面上,形成一介电膜;以及(d10)在该介电膜上,形成一胞极板材料膜。58.如申请专利范围第57项所述之制造方法,其中之该粗糙表面膜为一SOG膜,该(d1)步骤包含下列步骤:(m1)在一半导体基底上之该第一及该第二导电层上,连续地堆叠该绝缘膜与该SOG膜;(m2)以蚀刻方式,将该SOG膜之一上表面变为粗糙;以及(m3)在该蚀刻后之SOG膜上形成一阻障膜。59.如申请专利范围第57项所述之制造方法,其中(d7)步骤系移除该第二储电点材料膜,以露出位于该第二孔穴定义侧之该第一牺牲膜。60.一适用于一半导体记忆元件之电容器结构制造方法,其中构成一电容器之一储电点,透过定义于一绝缘膜之一第一孔穴,连结至一第一导电层;以及透过定义于该绝缘膜之一第二孔穴,连结至一第二导电层之一位元线;形成该电容器结构之储电点,包含下列步骤:(e1)在一半导体基底上之该第一及该第二导电层上,连续地堆叠该绝缘膜、一阻障膜与一第二牺牲膜;(e2)在位于该第一导电层之上之该绝缘膜、该阻障膜与该第二牺牲膜区域上,定义该第一孔穴;(e3)在该第二牺牲膜之一上表面,与自该第一孔穴裸露之该第一导电层上,形成一第一储电点材料膜;(e4)在形成于该第二牺牲膜上表面之该第一储电点材料膜之一上表面上,形成一粗糙表面膜;(e5)在该粗糙表面膜与该第一储电点材料膜之该上表面上,形成一第一牺牲膜;(e6)微影蚀刻该粗糙表面膜、该第一牺牲膜与该第一储电点材料膜;(e7)以一第二储电点材料膜,覆盖该微影蚀刻后之粗糙表面膜、第一牺牲膜与第一储电点材料膜;(e8)微影蚀刻该第二储电点材料膜,以露出该第一牺牲膜;(e9)移除该第一牺牲膜;(e10)移除该第二牺牲膜;(e11)在该粗糙表面膜、第一及第二储电点材料膜之表面上,形成一介电膜;以及(e12)在该介电膜上,形成一胞极板材料膜。61.如申请专利范围第60项所述之制造方法,其中(e8)步骤系移除该第二储电点材料膜,以露出位于该第二孔穴定义侧之该第一牺牲膜。62.一适用于一半导体记忆元件之电容器结构制造方法,其中构成一电容器之一储电点,透过定义于一绝缘膜之一第一孔穴,连结至一第一导电层;以及透过定义于该绝缘膜之一第二孔穴,连结至一第二导电层之一位元线;形成该电容器结构之储电点,包含下列步骤:(f1)在一半导体基底上之该第一及该第二导电层上,连续地堆叠该绝缘膜、一粗糙表面膜、一阻障膜与一第二牺牲膜;(f2)在位于该第一导电层之上之该绝缘膜、该粗糙表面膜、该阻障膜与该第二牺牲膜区域上,定义该第一孔穴;(f3)在该第二牺牲膜之一上表面,与自该第一孔穴裸露之该第一导电层上,形成一第一储电点材料膜;(f4)在该第一储电点材料膜之一上表面上,形成一第一牺牲膜;(f5)微影蚀刻该第一牺牲膜与该第一储电点材料膜;(f6)以一第二储电点材料膜,覆盖该微影蚀刻后之第一牺牲膜与第一储电点材料膜;(f7)微影蚀刻该第二储电点材料膜,以露出该第一牺牲膜;(f8)移除该第一牺牲膜;(f9)移除该第二牺牲膜;(f10)在该粗糙表面膜、第一及第二储电点材料膜之表面上,形成一介电膜;以及(f11)在该介电膜上,形成一胞极板材料膜。63.如申请专利范围第62项所述之制造方法,其中该粗糙表面膜为一SOG膜,该(f1)步骤包含下列步骤:(n1)在一半导体基底上之该第一及该第二导电层上,连续地堆叠该绝缘膜与该SOG膜;(n2)以蚀刻方式,将该SOG膜之一上表面变为粗糙;以及(n3)在该蚀刻后之SOG膜上连续地堆叠一阻障膜与一第二牺牲膜。64.如申请专利范围第62项所述之制造方法,其中(f7)步骤系移除该第二储电点材料膜,以露出位于该第二孔穴定义侧之该第一牺牲膜。图式简单说明:第一图是显示本发明第一实施例中,DRAM胞之构造视图。第二图是显示第一图所示之DRAM胞之平面构造图。第三图是显示第一实施例中之电容器构造图。第四图是显示第三图所示之电容器之平面构造图。第五图是显示本发明第二实施例中,DRAM胞之构造视图。第六图是显示第二实施例中之电容器构造图。第七图是显示第六图所示之电容器之平面构造图。第八图是显示本发明第三实施例中,DRAM胞之构造视图。第九图是显示本发明第四实施例中,DRAM胞之构造视图。第十图是显示本发明第五实施例中,DRAM胞之构造视图。第十一图是显示本发明第六实施例中,DRAM胞之构造视图。第十二图是显示本发明第七实施例中,DRAM胞之构造视图。第十三图是显示本发明第八实施例中,DRAM胞之构造视图。第十四图是显示本发明第一实施例之制程图。第十五图是显示第一实施例之另一制程图,该图沿续第十四图之制程。第十六图是显示第一实施例进一步之制程图,该图沿续第十五图之制程。第十七图是显示本发明第二实施例之制程图。第十八图是显示第二实施例之另一制程图,该图沿续第十七图之制程。第十九图是显示本发明第三实施例之制程图。第二十图是显示第三实施例之另一制程图,该图沿续第十九图之制程。第二十一图是显示第三实施例进一步之制程图,该图沿续第二十图之制程。第二十二图是显示第三实施例更进一步之制程图,该图沿续第二十一图之制程。第二十三图是显示本发明第四实施例之制程图。第二十四图是显示第四实施例之另一制程图,该图沿续第二十三图之制程。第二十五图是显示本发明第五实施例之制程图。第二十六图是显示第五实施例之另一制程图,该图沿续第二十五图之制程。第二十七图是显示第五实施例进一步之制程图,该图沿续第二十六图之制程。第二十八图是显示第五实施例一变化型式之制程图。第二十九图是显示第五实施例另一变化型式之制程图,该图沿续第二十八图之变化型式。第三十图是显示第五实施例进一步之变化型式制程图,该图沿续第二十九图之变化型式。第三十一图是显示第五实施例更进一步之变化型式制程图,该图沿续第三十图之变化型式。第三十二图是显示本发明第六实施例之制程图。第三十三图是显示第六实施例之另一制程图,该图沿续第三十二图之制程。第三十四图是显示第六实施例一变化型式之制程图。第三十五图是显示第六实施例另一变化型式之制程图,该图沿续第三十四图之变化型式。第三十六图是显示本发明第七实施例之制程图。第三十七图是显示第七实施例之另一制程图,该图沿续第三十六图之制程。第三十八图是显示第七实施例进一步之制程图,该图沿续第三十七图之制程。第三十九图是显示第七实施例一变化型式之制程图。第四十图是显示第七实施例另一变化型式之制程图,该图沿续第三十九图之变化型式。第四十一图是显示第七实施例进一步之变化型式制程图,该图沿续第四十图之变化型式。第四十二图是显示第七实施例更进一步之变化型式制程图,该图沿续第四十一图之变化型式。第四十三图是显示本发明第八实施例之制程图。第四十四图是显示第八实施例之另一制程图,该图沿续第四十三图之制程。第四十五图是显示第八实施例一变化型式之制程图。第四十六图是显示第八实施例另一变化型式之制程图,该图沿续第四十五图之变化型式。 |
