| 主权项 |
1.一种制作薄膜电晶体的方法,此电晶体具有一闸 级,一 通道,一源极及一汲极,其制作方法包括有下列步 骤:(a )沈积并蚀刻出一闸极电极于透明基板上;(b)沈积 一层闸 极绝缘层,一半导体层;(c)沈积一层保护层;(d)沈积 一 层正光阻;(e)利用前述之闸极自动对准蚀刻出前述 的保 护层和前述的半导体层的图形;(f)在去除前述的正 光阻 后,沈积一层高掺杂的半导体;(g)去除前述的高掺 杂半 导体层,只留下前述的半导体层之边缘;(h)沈积一 层第 一导电膜于基板上;(i)覆盖一负光阻于前述之第一 导电 层上;(j)从基板的背面对负光阻曝光并显影,用前 述之 闸极当成曝光时之光罩;(k)将在前述之源极及汲极 间的 第一层导电层去除,使前述之源极和汲极电极与前 述之闸 极无重叠区域;(1)沈积并蚀刻出一第二导电层于第 一导 电层上。2.如申请专利范围第1项所述之制作薄膜 电晶体的方法, 其中所述的闸极是以铬金属制成。3.如申请专利 范围第1项所述的方法,其中所述的半导体 层是非晶矽半导体。4.如申请专利范围第1项所述 的方法,其中所述的保护层 是氮化矽。5.如申请专利范围第1项所述的方法,其 中所述的高掺杂 半导体是高掺杂非晶矽半导体。6.如申请专利范 围第1项所述的方法,其中所述的第一导 电层是透明的。7.如申请专利范围第1项所述的方 法,其中所述的透明半 导体是氧化铟锡形成。8.如申请专利范围第1项所 述的方法,其中所述的第二导 电层是用铝形成。9.如申请专利范围第1项所述的 方法,其中所述的(c)步骤 可将之去掉。10.如申请专利范围第1项所述的方法 ,其中所述的(f)及( g)步骤可将之去掉。11.如申请专利范围第1项所述 的方法,其中所述的(c)、( f)及(g)步骤可将之去掉。12.如申请专利范围第1项 所述的方法,其中所述的(g)步 骤是以活性离子蚀刻法完成。13.如申请专利范围 第1项所述的方法,其中所述的(1)步 骤可将之去掉。14.一种制作具有一闸级,一通道, 一源极和一汲极的薄 膜电晶体的制程,包括有如下的制程步骤:(a)在一 透明 基板上沈积并制作出闸极电极;(b)沈积一层闸极绝 缘层 ,一半导体层;(c)沈积一保护层及一正光阻;并利用 前 述之闸极做为背部曝光时之光罩,在前述背部曝光 时,光 是由基板背面入射,并将保护层蚀刻;(d)在去除前 述的 正光阻后,沈积一层高掺杂的半导体;(e)做出半导 体层 作用区,及利用传统光蚀刻方法,蚀刻高掺杂半导 体层及 半导体层;(f)沈积一层第一导电膜及一负光限于整 个基 板上;(g)利用前述之闸极为光罩,以背部曝光的方 式完 成前述的负光阻曝光;(h)在源极及汲极间蚀刻前述 之的 第一层导电层及前述之高掺杂半导体层,使前述之 源极和 汲极电极与前述之闸极无重叠区域;(i)沈积并完成 一第 二导电性金属膜于第一导电层上。15.如申请专利 范围第14项所述之制程,其中所述的透明 基板是玻璃。16.如申请专利范围第14项所述之制 程,其中所述的半导 体是非晶矽半导体。17.如申请专利范围第14项所 述之制程,其中所述的高掺 杂半导体是高掺杂非晶矽半导体。18.如申请专利 范围第14项所述之制程,其中所述的保护 层是氮化矽。19.如申请专利范围第14项所述之制 程,其中所述的第一 导电层是氧化铟锡。20.如申请专利范围第14项所 述之制程,其中所述的第二 导电性金属膜是铝。21.如申请专利范围第14项所 述之制程,将其中步骤(c)去 除,并将后续有关对所述的保护层相关的步骤去除 。22.如申请专利范围第14项所述之制程,将其中步 骤(d)去 除,并将后续有关高掺杂半导体相关的步骤去除。 23.如申请专利范围第14项所述之制程,将其中步骤( c)与 (d)去除,并将后续有关保护层及高掺杂半导体层的 相关 的步骤去除。24.如申请专利范围第14项所述之制 程,将其中步骤(i)去 除。图式简单说明:第一图(a)至第一图(i)是形成本 发明 自动对准非晶矽薄膜电晶体第一种实施例的制程 步骤。第 二图(a)至第二图(i)是形成本发明自动对准非晶矽 薄膜电 晶体第二种实施例的制程步骤。第三图(a)至第三 图(e)是 利用本发明所可能完成之其它自动对准非晶矽薄 膜电晶体 之结构。 |
