| 主权项 |
1.一种半导体装置之多层配线形成方法,包含以下步骤:将含铝的金属膜堆积在基板的绝缘膜上,利用图样化(patterning)后,形成第1层的配线层;将前述之配线层,由上侧覆盖到全面基板上,以形成构成第1层之层间绝缘膜;在前述之层间绝缘膜所定的位置上,形成一可达到第1层配线层之连接孔;在前述之连接孔内,以100%以上占积率,利用CVD法,将铝选择性堆积埋入连接孔内;将含有已埋入铝之连接孔的层间绝缘膜上面,作研磨处理,使之平坦化;洗净经前述研磨处理之平坦化表面全部;及,经由埋入连接孔内之铝,而与第1层的配线层相连接的第2层配线层,乃是将含铝的金属膜,堆积在已作平坦化及洗净处理之层间绝缘膜上面所定的位置上,再经图样化后所形成。2.如申请专利范围第1项所记载的多层配线形成方法,在基板绝缘膜上,形成由含铝之金属膜及在金属膜上所形成的反射防止膜,所构成之积层体,再将此积层体图样化后,形成第1层的配线层。3.如申请专利范围第1项所记载的多层配线形成方法,全面洗净经前述研磨处理而平坦化之表面后,在形成第2层配线层前,先以加热方式,使第1层乾燥,以除去残存在第1层上的水分。4.如申请专利范围第3项所记载的多层配线形成方法,除去残存在第1层上的水分后,在形成第2层配线层前,先以蚀刻方式除去附着在含有埋入铝之连接孔的层间绝缘膜上面之自然氧化膜。5.如申请专利范围第1项所记载之多层配线形成方法,前述之研磨处理,乃是采用以含研磨液之研磨材来作研磨之CMP法。6.如申请专利范围第1项所记载之多层配线形成方法,至少采用小研磨洗净、毛刷洗净、药液洗净、超音波洗净等四种洗净方式中任何一种,来洗净经上述研磨处理、已平坦化之表面全体。7.如申请专利范围第1项所记载之多层配线形成方法,更包含以下步骤:第2层配线层形成后,将此配线层由上侧,覆盖在整个基板上,以形成可构成第2层的层间绝缘膜;在前述层间绝缘膜之一定位置,形成一可达到第2层配线层之连接孔;在前述连接孔内,以100%以上的占积率,利用CVD法,将铝选择性地堆积埋入其内;将含有埋入铝的连接孔之层间绝缘膜上面,全面作研磨处理,使之平坦化;洗净经前述研磨处理而平坦化的表面;及,经由埋入连接孔内的铝,可与第2层的配线层相连接的第3层配线层,乃是将含铝的金属膜,堆积在已作平坦化及洗净处理之层间绝缘膜上面的一定位置上,再经图样化后所形成。8.如申请专利范围第7项所记载之多层配线形成方法,在基板的绝缘膜上,形成由含铝的金属膜及在金属膜上所形成的反射防止膜所构成之积层体,将此积层体作图样化处理后,可形成第1层的配线层。9.如申请专利范围第7项所记载之多层配线形成方法,全面洗净经前述研磨处理,使之平坦化之表面后,在形成第3层配线层前,先以加热方式,乾燥第2层,以除去残存在第2层上的水分。10.如申请专利范围第9项所记载之多层配线形成方法,除去残存在第2层上的水分后,在形成第3层配线层前,先以蚀刻方式,除去附着在含有埋入铝之连接孔的层间绝缘膜上之自然氧化膜。11.如申请专利范围第7项所记载之多层配线形成方法,前述研磨处理,使采用含有研磨液之研磨材来作研磨处理之CMP法。12.如申请专利范围第7项所记载之多层配线形成方法,至少采用水研磨洗净、毛刷洗净、药液洗净、超音波洗净四种洗净方式中之任何一种方式,来洗净经上述研磨处理,已平坦化之表面全体。13.如申请专利范围第7项所记载之多层配线形成方法,系反覆实施记载在申请专利范围第7项之全部工程。图式简单说明:第一图,为利用本发明之方法所形成的半导体装置之多层配线构造例的扩大截面图;第二图A,为利用本发明的多层配线形成方法的第1工程所形成的配线构造之截面图;第二图B,为利用本发明的多层配线形成方法的第2工程所形成的配线构造之截面图;第二图C,为利用本发明的多层配线形成方法的第3工程所形成的配线构造之截面图;第二图D,为利用本发明的多层配线形成方法的第4工程所形成的配线构造之截面图;第二图E,为利用本发明的多层配线形成方法的第5工程所形成的配线构造之截面图;第二图F,为利用本发明的多层配线形成方法的第6工程所形成的配线构造之截面图;第二图G,为利用本发明的多层配线形成方法的第7工程所形成的配线构造之截面图;第二图H,为利用本发明的多层配线形成方法的第8工程所形成的配线构造之截面图;第二图I,为利用本发明的多层配线形成方法的第9工程所形成的配线构造之截面图;第三图A,为利用习知的多层配线形成方法的第1工程所形成的配线构造之截面图;第三图B,为利用习知的多层配线形成方法的第2工程所形成的配线构造之截面图;第三图C,为利用习知的多层配线形成方法的第3工程所形成的配线构造之截面图;第三图D,为利用习知的多层配线形成方法的第4工程所形成的配线构造之截面图;第三图E,为利用习知的多层配线形成方法的第5工程所形成的配线构造之截面图。 |
