| 主权项 |
1.一种积体电路元件之制造方法,包括下列步骤:提供一基底在该基底上已形成至少一半导体元件,且在该半导体元件表面覆盖一绝缘层;在该绝缘层表面形成一电导体层,并定义该电导体层之图案,在部分已定义图案之该电导体层间形成一缝隙;重复下列步骤:a)在已定义图案之该电导体层表面形成一氧化层,并会在该缝隙之任一边形成一氧化突出物;以及b)蚀刻去除该氧化突出物;直到该氧化层完全填入该缝隙;以及完成该积体电路元件之制造。2.如申请专利范围第1项所述之方法,其中该缝隙宽度介于约0.1-0.5微米之间。3.如申请专利范围第1项所述之方法,其中形成该氧化层之步骤包括通入一流速约在10-200sccm之间的SiH4气体与一流速约在500-5000sccm之间的N2O气体,其反应温度约在350-450℃,压力约在0.1-15托尔及功率约在100-500瓦特。4.如申请专利范围第1项所述之方法,其中蚀刻该氧化突出物之步骤包括通入一流速约在100-1000sccm之间的CF4气体,其压力约在0.1-1托尔及功率约在100-500瓦特。5.如申请专利范围第1项所述之方法,其中蚀刻该氧化突出物之步骤包括通入一流速约在100-1000sccm之间的C2F6气体,其压力约在0.1-1托尔及功率约在100-500瓦特。6.如申请专利范围第1项所述之方法,其中该氧化层之最终厚度约为1000-5000A。7.一种积体电路元件之制造方法,包括下列步骤:提供一基底在该基底上已形成至少一半导体元件,且在该半导体元件表面覆盖一绝缘层;在该绝缘层表面形成一电导体层,并定义该电导体层之图案,在部分已定义图案之该电导体层间形成一缝隙;在一沈积反应室中,重复下列步骤:a)在已定义图案之该电导体层表面形成一氧化层,并会在该缝隙之任一边形成一氧化突出物;以及b)使用一含氟之气体蚀刻去除该氧化突出物;直到该氧化层完全填入该缝隙;以及完成该积体电路元件之制造。8.如申请专利范围第7项所述之方法,其中该缝隙宽度介于约0.1-0.5微米之间。9.如申请专利范围第7项所述之方法,其中形成该氧化层之步骤包括通入一流速约在10-200sccm之间的SiH4气体与一流速约在500-5000sccm之间的N2O气体,其反应温度约在350-450℃,压力约在0.1-15托尔及功率约在100-500瓦特。10.如申请专利范围第7项所述之方法,其中该含氟之气体为CF4,该CF4气体之流速约在100-1000sccm之间,其压力约在0.1-1托尔及功率约在100-500瓦特。11.如申请专利范围第7项所述之方法,其中该含氟之气体为C2F6,该C2F6气体之流速约在100-1000sccm之间,其压力约在0.1-1托尔及功率约在100-500瓦特。12.如申请专利范围第7项所述之方法,其中该氧化层之最终厚度约为1000-5000A。13.一种积体电路元件之制造方法,包括下列步骤:提供一基底在该基底上已形成至少一半导体元件,且在该半导体元件表面覆盖一绝缘层;在该绝缘层表面形成一第一金属层层,并定义该第一金属层之图案,在部分已定义图案之该第一金属层间形成一缝隙;在已定义图案之该第一金属层表面形成一氧化层,并会在该缝隙之任一边形成一氧化突出物;使用一含氟之气体蚀刻去除该氧化突出物;重复形成该氧化层之该步骤与蚀刻去除该氧化突出物之该步骤,直到该氧化层完全填入该缝隙;以及完成该积体电路元件之制造。14.如申请专利范围第13项所述之方法,其中该缝隙宽度介于约0.1-0.5微米之间。15.如申请专利范围第13项所述之方法,其中形成该氧化层之步骤包括通入一流速约在10-200sccm之间的SiH4气体与一流速约在500-5000sccm之间的N2O气体,其反应温度约在350-450℃,压力约在0.1-15托尔及功率约在100-500瓦特。16.如申请专利范围第13项所述之方法,其中形成该氧化层之步骤在一沈积反应室,且该去除该氧化突出物之步骤也在相同之该沈积反应室中进行。17.如申请专利范围第13项所述之方法,其中该含氟之气体为CF4,该CF4气体之流速约在100-1000sccm之间,其压力约在0.1-1托尔及功率约在100-500瓦特。18.如申请专利范围第13项所述之方法,其中该含氟之气体为C2F6,该C2F6气体之流速约在100-1000sccm之间,其压力约在0.1-1托尔及功率约在100-500瓦特。图式简单说明:第一图-第四图是依照本发明一较佳实施例之剖面示意图。 |
