AMPLIFICATEUR DE SORTIE POUR PLOTS DE CIRCUIT INTEGRE

摘要

L'invention concerne un amplificateur pour signaux logiques comprenant un transistor de sortie MOS (MN1) de premier type de conductivité relié par sa source à un premier potentiel d'alimentation (Vss), le drain de ce transistor constituant une borne de sortie (S) de l'amplificateur; un transistor de commande (MP3) du transistor de sortie relié entre la grille du transistor de sortie et un deuxième potentiel d'alimentation (Vdd); un troisième transistor (MN4) du premier type de conductivité connecté entre la grille du transistor de sortie et le premier potentiel d'alimentation (Vss) et commandé pour maintenir la tension grille-source du transistor de sortie proche d'une tension seuil de manière que le transistor de sortie fonctionne en générateur de courant; et un quatrième transistor (MN5) connecté pour rendre flottante la grille du troisième transistor (MN4) lorsque le potentiel sur la borne de sortie (S) est proche du premier potentiel d'alimentation.