| 主权项 |
1.一种用于多重状态快闪记忆体之自我收歛编程之操作方法,包括下列步骤:a.提供一半导体基底,该半导体基底上具有一堆叠闸极与一源极/汲极区,该源极/汲极区分别接一源极电压与一汲极电压,而该堆叠闸极包括一悬浮闸与一控制闸,且该控制闸接一闸极电压;b.进行第一自我收歛编程步骤,在该控制闸上加以一第一组脉冲电压,且该源极电压固定为OV,该汲极电压系为一正电压;c.进行第二自我收歛编程步骤,在该控制闸上加以一第二组脉冲电压,且该源极电压固定为OV;以及d.进行第三自我收歛编程步骤,在该控制闸上加以一第三组脉冲电压,且该源极电压固定为OV。2.如申请专利范围第1项所述之方法,其中步骤b该第一组脉冲电压包括先提供一负电压,再提供一正电压。3.如申请专利范围第1项所述之方法,其中步骤c该第二组脉冲电压包括先提供一负电压,再提供一正电压。4.如申请专利范围第1项所述之方法,其中步骤d该第三组脉冲电压包括先提供一负电压,再提供一正电压。图式简单说明:第一图到第三图,其所绘示的是根据本发明之一较佳实施例,一种用于多重状态快闪记忆体之自我收歛编程之操作方法步骤的剖面示意图;第四图,其所绘示的是根据本发明之一较佳实施例,其在操作时闸极电压随时间变化的座标示意图;第五图,其所绘示的是根据本发明之一较佳实施例,记忆体进行多重自我收歛步骤之临界电压分布的座标示意图;以及第六图,其所绘示的是根据第五图,记忆体进行多重自我收歛步骤之临界电压分布的座标示意图。 |
