| 主权项 |
1.一种同步记忆体装置中的资料信号分配电路,此同步记忆体装置包含一供回应于一外部计讯信号来产生顺序的资料信号之资料产生源,所述资料信号分配电路包括:至少两个切换机构,供将来自该资料产生源的资料信号切换到至少两个周边电路;闪发信号产生机构,供延迟外部的计讯信号达该资料产生源之一传播延迟时间,并供回应于该被延迟的外部计讯信号来产生一闪发信号,此闪发信号有一预定的逻辑位阶达一预定的持续时间,始于该被延迟的外部计讯信号之一脉波缘;以及内部位址产生机构,供回应于来自该闪发信号产生机构的闪发信号产生一内部的位址信号,并供将所产生的内部位址信号提供到该切换机构,该内部的位址信号具有至少两个位元,仅其中的一个位元有所述预定的逻辑位阶。2.如申请专利范围第1项所述资料信号分配电路,其中该内部位址产生机构包括有:一至少1位元计数器,供计数来自该闪发信号产生机构的闪发信号;以及逻辑组合机构,供逻辑组合该计数器的输出,以产生内部的位址信号,此内部的位址信号具有两个位元,仅其中的一个有所述预定的逻辑位阶。3.如申请专利范围第2项所述资料信号分配电路,其中所述预定的逻辑位阶为逻辑高。4.如申请专利范围第3项所述资料信号分配电路,其中各切换机构含有:一NMOS电晶体和一PMOS电晶体相互并联连接于该资料产生源和一被连到周边电路之一相应者的输出线之间,该NMOS电晶体和该PMOS电晶体系回应于来自该内部位址产生机构的内部位址信号而受驱动;和一反相器被连接在该PMOS电晶体和该内部位址产生机构之间。5.如申请专利范围第1项所述资料信号分配电路,进而包括有位址同步机构,供将来自该内部位址产生机构的内部位址信号与来自该闪发信号产生机构的闪发信号同步化。6.一种同步记忆体装置中的资料信号分配电路,此同步记忆体装置包含一供回应于一外部计讯信号来产生顺序的资料信号之资料产生源,所述资料信号分配电路包括:延迟机构,供延迟外部的计讯信号达该资料产生源之一传播延迟时间;资料转换机构,供回应于来自该延迟机构之受延迟的外部计讯信号,将来自该资料产生源的资料信号转换成真和互补的资料信号;至少两个真切换机构,供将来自该资料转换机构的真资料信号转移到连于至少两个真输出线的周边电路;至少两个互补切换机构,供将来自该资料转换机构的互补资料信号转移到连于至少两个互补输出线的周边电路;逻辑组合机构,供将来自该资料转换机构的真和互补资料信号加以逻辑组合,以产生一资料计讯信号;以及内部位址产生机构,供回应于来自该逻辑组合机构的资料计讯信号,产生一内部的位址信号,并供将所产生的内部位址信号提供到该真和互补切换机构,所述内部的位址信号有至少两个位元,仅其中一个位元有一预定的逻辑位阶。7.如申请专利范围第6项所述资料信号分配电路,进而包括有位址同步机构,供将来自该内部位址产生机构的内部位址信号与来自该延迟机构的被延迟外部计讯信号。8.如申请专利范围第6项所述资料信号分配电路,其中该等真和互补切换机构之各者含有第一和第二MOS电晶体被连接在一供应电压源和该等真和互补输出线之一相应者之间,该第一MOS电晶体系回应于来自该内部位址产生机构的内部位址信号而受驱动,该第二MOS电晶体系回应于来自该资料转换机构之真和互补资料信号之一相应者而受驱动。9.如申请专利范围第8项所述资料信号分配电路,进而包括至少四个储存机构,每一储存机构保有真和互补资料信号之一相对应者于真和互补输出线上,为真和互补切换机构中的第一和第二MOS电晶体所转移。10.如申请专利范围第9项所述资料信号分配电路,其中该等真和互补切换机构之各者进而含有一第三MOS电晶体被连接在一接地电压源和该等真和互补输出线之一相应者之间,供回应于一来自被连该相应的真或互补输出线之周边电路的重置信号,将由该等储存机构之一相应者所保有在相应真或互补输出线上的真或互补资料信号。图式简单说明:第一图为一电路图,示出传统用于一同步记忆体装置之资料信号分配电路的架构;第二图A到第二图J为计时图,示出第一图传统资料信号分配电路的操作;第三图为一电路图,示出第一图中一内部位址产生器之另一实施例架构;第四图为一电路图,示出依据本发明一实施例用于一同步记忆体装置之资料信号分配电路的架构;以及第五图为一电路图,示出依据本发明另一实施例,用于一同步记忆体装置之资料信号分配电路的架构。 |
