发明名称 电子式可抹除可程式记忆体之感测电路
摘要 一种电子式可抹除可程式记忆体之感测电路,系以电流感测方式,用以感测电子式可抹除可程式记忆体中所储存的资料。在本发明之电路架构中,提供有一定电流源之供应电路,用以提供一定电流源,在EEPROM细胞元输出"0"电位时,会由一负载电路感应出一与该定电流相同之电流,作为感测该细胞元输出"0"的资料所需之电流,可大大改善资料读取之速度。
申请公布号 TW358880 申请公布日期 1999.05.21
申请号 TW086105613 申请日期 1997.04.29
申请人 盛群半导体股份有限公司 发明人 王复中
分类号 G01R19/00 主分类号 G01R19/00
代理机构 代理人 郑煜腾 台北巿松德路一七一号二楼
主权项 1.一种电子式可抹除可程式记忆体之感测电路,包括有:一电流源供应电路,用以提供一定电流源,作为该感测电路在感测EEPROM记忆体之"0"电位输出时所需的电流源;一开关电路,在一启始控制信号之控制之下,用以控制该电流源供应电路是否供应一定电流源;一负载电路,具有一输出端以及一连接至EEPROM细胞元之信号输入端,其中该信号输入端系用以接收该EEPROM细胞元之输出资料,于该电流源供应电路供应定电流时,且该EEPROM记忆体之细胞元送出"0"电位时,用以产生一与该定电流源相同之电流;一反相放大电路,用以放大负载电路之输出端所送入的讯号,其包括有一反及闸,其反及闸之其中一个输入端系接至启始控制信号,另一端则接至负载电路的输出端;以及一反相电路,连接至反相放大电路之输出端,以使该反相放大电路的输出资料与真正EEPROM细胞元内所存的资料相符,将资料正确的输出。2.如申请专利范围第1项中所述之电子式可抹除可程式记忆体之感测电路,其中该开关电路包括有一PMOS电晶体,其源极接至一高电位,而其闸极是接至启始控制信号,由该启始控制信号控制该电晶体之动作。3.如申请专利范围第1项中所述之电子式可抹除可程式记忆体之感测电路,其中该电流源供应电路包括有一PMOS电晶体及数个串级连接之NMOS电晶体,其中之PMOS电晶体之源极系连接至高电位,汲极与闸极相接至该串级连接NMOS电晶体中之第一NMOS电晶体之汲极,该第一NMOS电晶体之闸极是连接至一偏压讯号,由该偏压讯号控制,而其余之NMOS电晶体闸极系连接至启始控制信号,当启始控制信号为高电位时,该PMOS电晶体及各个NMOS电晶体构成一串联电阻回路,以提供一定电流源。4.如申请专利范围第1项中所述之电子式可抹除可程式记忆体之感测电路,其中该负载电路系由一PMOS电晶体以及一NMOS电晶体所构成,其中该PMOS电晶体之源极是接至高电位,其汲极作为该负载电路之输出端,其闸极系接至电流源供应电路中之PMOS电晶体汲极,而与该PMOS电晶体构成一电流镜之电路架构;该NMOS电晶体之源极系接至EEPROM细胞元,用以接收该细胞元送来之资料,其闸极连接至偏压讯号,由该偏压输入信号所控制,以使该NMOS电晶体之源极连接于该EEPROM细胞元之节点之电压维持在约2V左右。图式简单说明:第一图系显示习知之EEPROM细胞元之基本电路架构;第二图系显示习知EEPROM之感测电路图;第三图系显示本发明之电路功能方块图;第四图系显示本发明EEPROM之感测电路之较佳实施例电路图;第五图系显示第四图中各相关节点在读"0"及"1"时之时序图;第六图系本发明之感测电路与EEPROM细胞元与相关电路之连结关系示意图。
地址 新竹巿科学工业园区研新二路三号