发明名称 DISPOSITIF SEMICONDUCTEUR A TRANSFERT DE CHARGES
摘要 <P>L'invention concerne les dispositifs à transfert de charges constitués sous forme de registres à décalage, et plus précisément ceux qui fonctionnent selon le mode MPP (Multi-Pinned Phase), c'est-à-dire avec polarisation négative forte des électrodes pendant les phases d'attente ou d'intégration de charges photosensibles. Ces registres utilisent une barrière de potentiel créée par une implantation de compensation P dans une zone 16 située sous une première électrode de chaque étage du registre. Cette barrière sépare les étages les uns des autres.Pour augmenter la capacité de stockage de charges pendant la phase d'intégration et la capacité de transfert de charges pendant le transfert, on prévoit que l'implantation de compensation de la zone 16 s'étend sous une partie seulement (et non sous la totalité) de la première électrode de chaque étage du registre.Application aux capteurs d'image photosensibles, aux lignes à retard analogiques, aux mémoires analogiques à transfert de charges, fonctionnant en mode MPP pendant les phases d'attente pour limiter les pertes d'informations dues au courant d'obscurité.</P>
申请公布号 FR2771217(A1) 申请公布日期 1999.05.21
申请号 FR19970014312 申请日期 1997.11.14
申请人 THOMSON CSF 发明人 CARANHAC SOPHIE;BLANCHARD PIERRE
分类号 H01L27/148;H01L29/768;(IPC1-7):H01L29/765;G11C27/00 主分类号 H01L27/148
代理机构 代理人
主权项
地址