| 摘要 |
Устройство управления, содержащее первый и второй регистры, первый, второй и третий блоки памяти, счетчик адреса, первый блок элементов И, схему сравнения, блок управления и генератор тактовых импульсов, причем группа входов первого регистра подключена к группе входов кода ситуации устройства, группа выходов второго регистра подключена к группе выходов устройства, группа выходов счетчика адреса подключена к группам адресных входов первого, второго и третьего блоков памяти, группы выходов первого и третьего блоков памяти подключены соответственно к первой группе входов схемы сравнения и второй группе входов первого блока элемента И, группа выходов первого регистра соединена с первой группой входов первого блока элементов И, счетный вход счетчика адреса соединен с выходом элемента ИЛИ блока управления, первый вход которого соединен с первым входом элемента И блока управления и выходом схемы сравнения, вторые входы элемента ИЛИ и элемента И блока управления соединены между собой и подключены к выходу генератора тактовых импульсов, выход элемента И блока управления соединен с синхровходами первого и второго регистров, группа выходов первого блока элементов И соединена со второй группой входов схемы сравнения, отличающееся тем, что оно дополнительно содержит элемент И устройства с одним инверсным входом, блок элементов ИЛИ, второй блок элементов И, N блоков формирования альтернативных кодов команды управления, счетчик, дешифратор, первый и второй элементы ИЛИ устройства, второй, третий, четвертый и пятый элементы И устройства и элемент НЕ, причем группа выходов блока элементов ИЛИ соединена с группой вход� |
