| 摘要 |
신경망과 관련된 캐패시터쌍의 캐패시턴스는 값에 있어서 상보형으로 배열되며, 따라서 이들의 차동 캐패시턴스가 변화하여도 이들 캐패시턴스의 합은 일정값 Ck 로 유지되며, 두개의 전원으로 구성된 관련 캐패시턴스를 가지는 각 성분 캐패시턴 세트는 그 캐패시터쌍중 하나 또는 다른 하나의 성분으로 선택되며 그러한 선택은 전달 게이트로서 동작하는 FET 에 의해 행해지며 그 FET의 게이트 신로는 반도체 메모리의 워드 기억 소자에 기억된 2진수의 각 비트중 하나가 된다. |
