发明名称 |
METHOD FOR TESTING THE BUS TERMINALS OF WRITABLE-READABLE INTEGRATED ELECTRONIC INTEGRATED CIRCUITS, ESPECIALLY OF MEMORY CHIPS |
摘要 |
Es werden Adress- und Datenbitprüfmuster so ausgewählt, dass im ersten Schritt von Schreib- bzw. Leseschritten die Bits des Adressbitprüfmusters eine erste binäre Wertigkeit und im ersten Schritt von Schreibschritten die Bits des Datenbitprüfmusters eine zweite Wertigkeit aufweisen, und pro folgendem Schritt vom nieder- oder höchstwertigsten Bit an dem jeweils benachbarten Bit die im Vergleich zum vorangegangenen Schritt komplementäre binäre Wertigkeit zugeordnet wird, bis im letzten Schritt alle Bits des Adress- bzw. Datenbitprüfmusters eine komplementäre Wertigkeit aufweisen.
|
申请公布号 |
WO9923665(A1) |
申请公布日期 |
1999.05.14 |
申请号 |
WO1998EP06673 |
申请日期 |
1998.10.21 |
申请人 |
SIEMENS AKTIENGESELLSCHAFT;DIECKMANN, ANDREAS;DONDERER, MARKUS |
发明人 |
DIECKMANN, ANDREAS;DONDERER, MARKUS |
分类号 |
G01R31/28;G01R31/319;G06F12/16;G11C29/00;G11C29/10;G11C29/56;(IPC1-7):G11C29/00 |
主分类号 |
G01R31/28 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|