脉冲密度D/A或A/D变换过程中平均信号的电路配置

摘要

在一个脉冲密度Ｄ／Ａ或Ａ／Ｄ变换器中，通过向其并行输出（zl,…zn)起控制n个状态信号作用的一个ｎ级移位寄存器（ｓｒ）的串行输入端加ＰＤＭ信号（ｐｍ）改进对有跳动的时钟频信号（ｃｌ）存在时的ＰＤＭ信号（ｐｍ）的平均。移位寄存器（ｓｒ）由时钟信号（ｃｌ）驱动。ｎ个状态信号结合成一和信号，后者被输入低通滤波器（ｔｐ）。在一最佳实施方案中，ｎ个状态信号被加权和／或借助门电路（ｇ；ｇ；ｇｓ）与其前面和后面的状态隔离。

主权项

1．一种用以在脉冲密度D/A或A/D变换过程中平均信号的电路配置，包括：一个n级移位寄存器(sr)，其串行输入端(zs)被输入脉冲密度调制信号(PDM信号)(pm)，其时钟输入端被输入时钟信号(cl；cl,clq；cl′)，一个馈有n个状态信号(i4…；ii′…；i8…；i8d)的加法器(k3)，根据每个信号的状态将它们分配给n个移位寄存器级(sr…；mf,sf)中的一个，以及一个输入端与加法器(k3)输出端相连，在其输出端给出平均信号(pa)的低通滤波器(tp)，其特征在于：n个状态信号(i4…；ii′…；i8…；i8d)作为单个脉冲通过门电路(g；g,gs)被馈到加法器(k3)，这里门电路(g；g,gs)的选通时间(g1,g2)处在相关移位寄存器级(sr…；mf,sf)的稳态中，并且是相等的。