| 主权项 |
1.一种厚膜电阻器的成形方法,该方法包括以下步骤:成形一对厚膜电阻器中的每一个厚膜电阻器,使之都有一电阻部分及一对导体,每一个导体有一终端部分,每一个厚膜电阻器之电阻部分的足印近乎相同,且是使用实质上相同的电阻材料;且使每一个厚膜电阻器的终端部分与电阻部分的对边部分重叠,因此,两终端部分藉其间的电阻部分建立一电流路径,终端部分的大小与形状经过设计以定出电流路径的长度,藉以影响该厚膜电阻器的电阻値,由于第一个厚膜电阻器之终端部分的大小与形状与第二个厚膜电阻器之终端部分不同,因此第一个厚膜电阻器的电阻値也与第二个厚膜电阻器的电阻値不同。2.一种根据申请专利范围第1项之方法成形的厚膜电阻器。3.根据申请专利范围第2项的厚膜电阻器,其中该厚膜电阻器是多层厚膜复合电路中的埋层电阻器。4.根据申请专利范围第1项的方法,进一步包括至少在其中之一的厚膜电阻器的两终端部分间之电阻部分的边缘成形一罅隙的步骤。5.根据申请专利范围第1项的方法,进一步包括至少修整其中之一的厚膜电阻器的步骤,其步骤是在两终端部分间之电阻部分的边缘成形一修整切口,其长度足以增加电流路径的长度,藉以增加至少其中之一厚膜电阻器的电阻値。6.根据申请专利范围第1项的方法,其中至少有一个厚膜电阻器的终端部分,是沿着电阻部分的对边部分相互平行地延伸成形。7.根据申请专利范围第1项的方法,其中至少有一个厚膜电阻器的终端部分的成形,是相互在一直线方向延伸,实质上横过电阻部分的对缘部分。8.根据申请专利范围第1项的方法,进一步包括使其中至少有一个厚膜电阻器的终端部分成形为具有相互渐开之相对斜尖缘的步骤,此相互渐开之相对斜尖缘可影响至少一个厚膜电阻器的电流路径长度与电阻値,该斜尖缘可提升至少一个厚膜电阻器的电流路径长度与电阻値间的线性关系。9.根据申请专利范围第1项的方法,进一步包括使每一个厚膜电阻器的终端部分成形为具有相互渐开之相对斜尖缘的步骤,此相互渐开之相对斜尖缘可影响各该厚膜电阻器的电流路径长度与电阻値,由于第一个厚膜电阻器之终端部分沿着斜尖缘的长度与第二个厚膜电阻器的终端部分不同,因此第一个厚膜电阻器的电阻値与第二个厚膜电阻器的电阻値不同。10.一种根据申请专利范围第8项之方法成形的厚膜电阻器。11.根据申请专利范围第10项的厚膜电阻器,其中该厚膜电阻器是多层厚膜复合电路中的埋层电阻器。12.一种厚膜电阻器的成形方法,该方法包括以下步骤:成形一电阻部分与一对导体,每一个导体有一终端部分,该终端部分与电阻部分的对边部分重叠,因此,两终端部分藉其间的电阻部分建立一电流路径;将终端部分成形为有相互渐开的相对斜尖缘,电流路径在该两斜尖缘间建立,因此斜尖缘决定了电流路径的长度,藉以影响该厚膜电阻器的电阻値。13.根据申请专利范围第12项的方法,其中终端部分是沿着电阻部分的对边部分相互平行地延伸成形。14.根据申请专利范围第12项的方法,其中终端部分是相互在一直线方向延伸,实质上横过电阻部分的对缘部分成形。15.根据申请专利范围第12项的方法,进一步包括在两终端部分间之电阻部分的边缘成形一罅隙的步骤。16.一种根据申请专利范围第12项之方法成形的厚膜电阻器。17.根据申请专利范围第16项的厚膜电阻器,其中该厚膜电阻器是多层厚膜复合电路中的埋层电阻器。18.根据申请专利范围第12项的方法,进一步包括修整厚膜电阻器的步骤,其步骤是在两终端部分间之电阻部分的边缘成形一修整切口,其修整切口的长度足以增加电流路径的长度,藉以增加厚膜电阻器的电阻値,终端部分的斜尖缘提升罅隙长度与厚膜电阻器电阻値间的线性关系。19.根据申请专利范围第18项的方法,其中的成形步骤包括成形许多电阻部分,以及与其对应的许多对导体,两者对应构成许多厚膜电阻器,电阻部分使用同一种电阻材料成形,且有近乎相同的足印,且其中的修整步骤,至少得到其中一个厚膜电阻器,具有与其它厚膜电阻器不同的电阻値,原因是至少有一个厚膜电阻器的修整切割长度,与其它厚膜电阻器不同。20.一种根据申请专利范围第18项之方法成形的厚膜电阻器。21.根据申请专利范围第20项的厚膜电阻器,其中该厚膜电阻器是多层厚膜复合电路中的埋层电阻器。22.根据申请专利范围第12项的方法,其中的成形步骤包括所成形的终端部分,有一段是沿着斜尖缘方向的长度,俾便获得厚膜电阻器所需的电阻値。23.根据申请专利范围第22项的方法,其中的厚膜电阻器是第一个厚膜电阻器,且成形的步骤包括第二个电阻部分与第二个导体对的成形,两者构成第二个厚膜电阻器,该第二个厚膜电阻器的电阻部分是使用与第一个厚膜电阻器相同的电阻材料,且其足印与第一个厚膜电阻器近乎相同,第二个厚膜电阻器的终端部分有相互渐开的相对斜尖缘,由于第二个厚膜电阻器的终端部分比第一个厚膜电阻器的终端部分长,因此第二个厚膜电阻器的电阻値与第一个厚膜电阻器不同。24.一种根据申请专利范围第22项之方法成形的厚膜电阻器。25.根据申请专利范围第24项的厚膜电阻器,其中该厚膜电阻器是多层厚膜复合电路中的埋层电阻器。26.一种厚膜复合电路,包括一电阻器网络其包括一对厚膜电阻器,每一个厚膜电阻器包括:一对在基底上间隔一距离的导体,一电阻部分覆盖住该对导体的终端部分,该电阻部分以足印描述,该终端部分被沈积于该电阻部分之对缘部分的下方,以便藉由电阻部分构成电气相连,两终端部分藉其间的电阻部分建立电流路径,它决定了该厚膜电阻器的电阻値;其中厚膜电阻器之电阻部分的足印近乎相同,且电阻部分都是使用一种电阻材料,然而第一与第二个厚膜电阻器的终端部分不同,以致于第一个厚膜电阻器的电阻値大于第二个厚膜电阻器的电阻値。27.根据申请专利范围第26项的厚膜复合电路,其中第一与第二个厚膜电阻器进一步包括位于两终端部分间的修整切口,且从电阻部分的边缘向内伸入,由于第一个厚膜电阻器的修整切口比第二个厚膜电阻器的修整切口长,因此第一个厚膜电阻器的电阻値较第二个厚膜电阻器增加。28.根据申请专利范围第26项的厚膜复合电路,其中每一个厚膜电阻器终端部分沿着各该电阻部分的对缘延伸,由于第一个厚膜电阻器的终端部分比第二个厚膜电阻器的终端部分短,因此第一个厚膜电阻器的电阻値大于第二个厚膜电阻器的电阻値。29.根据申请专利范围第26项的厚膜复合电路,其中至少有一个厚膜电阻器的一对终端有相对缘,该两缘相互渐开使两缘间的距离增加,并藉以影响至少一个厚膜电阻器的电阻値。30.根据申请专利范围第26项的厚膜复合电路,其中第一及第二个厚膜电阻器的形状与大小实质上相同。31.根据申请专利范围第26项的厚膜复合电路,其中至少有一个厚膜电阻器有一罅隙,成形于两终端部分之间的电阻部分边缘处。32.根据申请专利范围第26项的厚膜复合电路,其中至少有一个厚膜电阻器的终端部分,是沿着电阻部分的对缘部分平行成形。33.根据申请专利范围第26项的厚膜复合电路,其中至少有一个厚膜电阻器的终端部分是相互在一直线方向延伸,实质上横过电阻部分的对缘部分成形。34.根据申请专利范围第26项的厚膜复合电路,其中该厚膜电阻器是多层厚膜复合电路中的埋层电阻器。图式简单说明:第一图a-第一图d显示按习知技术所成形之厚膜电阻器的电流通量图案;第二图a-第二图d显示按本发明之技术所成形之厚膜电阻器的电流通量图案;第三图显示第一图a-第一图d之习知技术的电阻器与第二图a-第二图d之本发明技术的电阻器,两者间修整切割长度与电阻値改变的关系;以及第四图a-b与第五图a-b表示按本发明之第二及第三具体实例所成形的厚膜电阻器。 |
