| 主权项 |
1.一种于半导体记忆体装置中分配储存体之方法,该储存体之数目为2↑(X+Y),该半导体记忆体装置具有2↑A位元容量,及含有2↑(A-B-1个)单元阵列区段,每一个包括两个2↑B位元之单元阵列,多个行解码器分别连接至该单元阵列,及多个列解码器,每一个配置于每一个该单元阵列区段中之两单元阵列间,及与其共同连接,其包括如下步骤:(a)将每一个该2↑B位元之单元阵列以2↑X作水平划分,及再以2↑Y作垂直划分成2↑(X+Y)个单元组,以此方式,2↑(B-X-Y)个单元可分配至2↑(X+Y)单元组之每一个;及(b)该2↑(X+Y)个单元组之每一个定义为对应2↑(X+Y)储存体其中一个之一储存体段,及其中A、B、X及Y为自然数。2.如申请专利范围第1项所述,一种于半导体记忆体装置中分配储存体之方法,其中2↑(A-B)资料滙流排被制成,以可同时由分别分配于该单元阵列中之每一个储存体之该储存体段传送资料至输入/输出(I/O)端埠,及每一个该资料滙流排被集中至每一个该单元阵列。3.如申请专利范围第1项所述,一种于半导体记忆体装置中分配储存体之方法,亦包括产生一储存体启动信号以分别启动该储存体之步骤,该产生一储存体启动信号包括如下步骤:将X+Y储存体选释位址解码以产生水平储存体选择信号;对该水平储存体选择信号产生垂直储存体选择信号;及对该水平与垂直储存体选择信号作AND运算,以产生该储存体起动信号。4.如申谙专利范围第3项所述,一种于半导体记忆体装置中分配储存体之方法,其中该水平与垂直储存体选择信号为以下列表示:水平储存体选择信号=HBSi,1≦i≦2↑X垂直储存体选择信号=VBSj,1≦j≦2↑Y。5.一种于半导体记忆体装置中分配储存体之方法,该储存体之数目为2↑(X+Y-P),该半导体记忆体装置具有2↑A位元容量,及含有2↑(A-B-1个)单元阵列区段,每一个包括两个2↑B位元之单元阵列,多个行解码器分别连接至该单元阵列,及多个列解码器,每一个配置于每一个该单元阵列区段中之两单元阵列间,及与其共同连接,其包括如下步骤:(a)将每一个该2↑B位元之单元阵列以2↑X作水平划分,及再以2↑Y作垂直划分成2↑(X+Y)个单元组,以此方式,2↑(B-X-Y)个单元可分配至2↑(X+Y)单元组之每一个;及(b)该2↑(X+Y)个单元组之每2↑P个定义为对应该2↑(X+Y-P)储存体其中一个之储存体段,及其中A、B、P、X及Y为自然数。6.如申请专利范围第5项所述,一种于半导体记忆体装置中分配储存体之方法,其中2↑(A-B)资料滙流排被制成,以可同时由分别分配于该单元阵列中之每一个储存体之该储存体段传送资料至输入/输出(I/O)端埠,及每一个该资料滙流排被集中至每一个该单元阵列。7.如申请专利范围第5项所述,一种于半导体记忆体装置中分配储存体之方法,亦包括产生一储存体启动信号以分别启动该储存体之步骤,该产生一储存体启动信号包括如下步骤:将X+Y-P储存体选择位址解码以产生水平储存体选择信号;对该水平储存体选择信号产生垂直储存体选择信号;及对该水平与垂直储存体选择信号作AND运算,以产生该储存体起动信号。8.如申请专利范围第7项所述,一种于半导体记忆体装置中分配储存体之方法,其中该水平与垂直储存体选择信号为以下列表示:水平储存体选择信号=HBSi,1≦i≦2↑(X-P)垂直储存体选择信号=VBSj,1≦j≦2↑Y。9.如申请专利范围第7项所述,一种于半导体记忆体装置中分配储存体之方法,其中该水平与垂直储存体选择信号为以下列表示:水平储存体选择信号=HBSi,1≦i≦2↑X垂直储存体选择信号=VBSj,1≦j≦2↑(Y-P)。10.一种于半导体记忆体装置中分配储存体之方法,该储存体之数目为2↑(X+Y+1),该半导体记忆体装置具有2↑A位元容量,及含有2↑(A-B-1个)单元阵列区段,每一个包括两个2↑B位元之单元阵列,多个行解码器分别连接至该单元阵列,及多个列解码器,每一个配置于每一个该单元阵列区段中之两单元阵列间,及与其共同连接,其包括如下步骤:(a)将每一个该2↑B位元之单元阵列以2↑X作水平划分,及再以2↑Y作垂直划分成2↑(X+Y)个单元组,以此方式,2↑(B-X-Y)个单元可分配至2↑(X+Y)单元组之每一个;及(b)于每一个此单元阵列区段中此2↑(X+Y+1)个单元组之每一个定义为对应该2↑(X+Y+1)储存体其中一个之一储存体段,及其中A、B、X及Y为自然数。11.如申请专利范围第10项所述,一种于半导体记忆体装置中分配储存体之方法,其中2↑(A-B-1)资料滙流排被制成,以可同时由分别分配于该单元阵列区段中之每一个储存体之该储存体段传送资料至输入/输出(I/O)端埠,及每一个该资料滙流排被集中至每一个该单元阵列区段。12.如申请专利范围第10项所述,一种于半导体记忆体装置中分配储存体之方法,亦包括产生一储存体启动信号以分别启动该储存体之步骤,该产生一储存体启动信号包括如下步骤:将X+Y+1储存体选择位址解码以产生水平储存体选择信号;对该水平储存体选择信号产生垂直储存体选择信号;及对该水平与垂直储存体选择信号作AND运算,以产生该储存体起动信号。13.如申请专利范围第12项所述,一种于半导体记忆体装置中分配储存体之方法,其中该水平与垂直储存体选择信号为以下列表示:水平储存体选择信号=HBSi,1≦i≦2↑X垂直储存体选择信号=VBSj,1≦j≦2↑(Y+1)。图式简单说明:第一图为以图示说明一传统半导体记忆体装置之分配储存体架构;第二图为以图示说明本发明第一个实施例半导体记忆体装置之分配储存体架构;第三图为以图示说明本发明第二个实施例半导体记忆体装置之分配储存体架构;第四图为以图示说明本发明第三个实施例半导体记忆体装置之分配储存体架构;第五图为以图示说明本发明第四个实施例半导体记忆体装置之分配储存体架构;第六图A为以图示说明使用于本发明垂直与水平储存体选择信号;第六图B为一电路图,其以图示说明本发明一储存体启动信号产生器之结构。 |
