发明名称 |
Method for testing bus connections of read/write integrated electronic circuits, in particular memory circuits |
摘要 |
Es werden Adreß- und Datenbitprüfmuster so ausgewählt, daß im ersten Schritt von Schreib- bzw. Leseschritten die Bits des Adreßbitprüfmusters eine erste binäre Wertigkeit und im ersten Schritt von Schreibschritten die Bits des Datenbitprüfmusters eine zweite Wertigkeit aufweisen, und pro folgendem Schritt vom nieder- oder höchstwertigsten Bit an dem jeweils benachbarten Bit die im Vergleich zum vorangegangenen Schritt komplementäre binäre Wertigkeit zugeordnet wird, bis im letzten Schritt alle Bits des Adreß- bzw. Datenbitprüfmusters eine komplementäre Wertigkeit aufweisen. <IMAGE>
|
申请公布号 |
EP0913837(A1) |
申请公布日期 |
1999.05.06 |
申请号 |
EP19970119180 |
申请日期 |
1997.11.03 |
申请人 |
SIEMENS AKTIENGESELLSCHAFT |
发明人 |
DIECKMANN, ANDREAS;DONDERER, MARKUS |
分类号 |
G01R31/28;G01R31/319;G06F12/16;G11C29/00;G11C29/10;G11C29/56;(IPC1-7):G11C29/00 |
主分类号 |
G01R31/28 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|