发明名称 PARALLEL CORRELATOR ARCHITECTURE FOR SYNCHRONIZING DIRECT SEQUENCE SPREAD-SPECTRUM SIGNALS
摘要 <p>La présente invention concerne un corrélateur à spectre étalé comprenant un registre de décalage de symbole (29) un corrélateur de symbole en phase (35), un corrélateur de symbole en quadrature de phase (37), un registre de décalage de trame (72), un corrélateur de trame en phase (38) un corrélateur de trame en quadrature de phase, et un processeur de commande (46). Le registre de décalage de symbole (29) fait circuler des répliques d'un signal de séquence d'élément d'en-tête ou un signal de séquence d'élément de données utilisé pour mettre en corrélation des symboles en phase et pour mettre en corrélation des symboles en quadrature de phase. Le corrélateur de trame en phase (38) et le corrélateur de trame en quadrature de phase(39) détectent un signal de séquence de symbole d'en-tête désétalé et produit un signal de sortie maximum qui peut être utilisé comme signal de début de données ou pour synchroniser la cadence du processeur de commande comme lorsqu'il s'agit de déclencher l'échantillonnage du convertisseur analogique-numérique afin d'établir quel signal de séquence d'éléments de données est mis en circuit dans le registre de décalage de symbole, afin de commander la sortie du corrélateur de symbole, et afin de détecter le signal de séquence de symbole de données et d'autres procédés dépendants du temps.</p>
申请公布号 WO1999022457(A1) 申请公布日期 1999.05.06
申请号 US1998022673 申请日期 1998.10.26
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址